附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正?？▔壕嚯x為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶：3294322651
嵌入式邏輯分析儀SignalTap_Ⅱ的具體設(shè)置方法
上傳時(shí)間： 2013-10-17
上傳用戶：cjf0304
SOPC嵌入式系統(tǒng)實(shí)驗(yàn)教程（一）【作者：周立功；出版社：北京航空航天大學(xué)出版社】(因網(wǎng)上資料有限，所以本資料為周立功 SOPC嵌入式系統(tǒng)實(shí)驗(yàn)教程（一）部分章節(jié)及實(shí)驗(yàn)代碼，真心想學(xué)的可以買(mǎi)一本書(shū)看看。) 該書(shū)是與《SOPC嵌入式系統(tǒng)基礎(chǔ)教程》相配套的實(shí)驗(yàn)教材。設(shè)計(jì)開(kāi)發(fā)了 45個(gè)實(shí)驗(yàn)，包括SOPC硬件系統(tǒng)的基礎(chǔ)實(shí)驗(yàn)，基于Nios II外設(shè)的基礎(chǔ)編程實(shí)驗(yàn)，基于實(shí)驗(yàn)箱外設(shè)的Nios II高級(jí)編程實(shí)驗(yàn)，在Nios II系統(tǒng)中進(jìn)行基于μ C/OS-II操作系統(tǒng)的應(yīng)用程序開(kāi)發(fā)實(shí)驗(yàn)和SOPC硬件系統(tǒng)的高級(jí)實(shí)驗(yàn)。各種實(shí)驗(yàn)的安排由淺人深，由硬件到軟件，相對(duì)完整，使讀者很容易學(xué)習(xí)和掌握SO PC嵌入式系統(tǒng)的開(kāi)發(fā)應(yīng)用。
標(biāo)簽： SOPC 嵌入式系統(tǒng) 實(shí)驗(yàn)教程 分
上傳時(shí)間： 2013-11-01
上傳用戶：superman111
高級(jí)FPGA 教學(xué)實(shí)驗(yàn)平臺(tái)實(shí)驗(yàn)指導(dǎo)書(shū)－嵌入式系統(tǒng)設(shè)計(jì)
標(biāo)簽： FPGA 教學(xué)實(shí)驗(yàn) 指導(dǎo)書(shū) 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-12
上傳用戶：songnanhua
WP369可擴(kuò)展式處理平臺(tái)-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺(tái)
上傳時(shí)間： 2013-10-18
上傳用戶：cursor
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時(shí)間： 2013-10-31
上傳用戶：1966640071
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構(gòu)建基于FPGA的SOPC嵌入式硬件平臺(tái)，并以此平臺(tái)為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計(jì)和軟件開(kāi)發(fā)方法，詳細(xì)測(cè)試和驗(yàn)證系統(tǒng)存儲(chǔ)模塊和外圍模塊。同時(shí)以嵌入式處理器IP核NioslI為核心，設(shè)計(jì)出基于NioslI的視覺(jué)控制軟件。在應(yīng)用中引入pc／os．II實(shí)時(shí)操作系統(tǒng)，介紹了實(shí)時(shí)操作系統(tǒng)I_tc／OS．II的相關(guān)概念和移植方法，設(shè)計(jì)了相關(guān)底層軟件及軌跡圖像識(shí)別算法，將具體應(yīng)用程序劃分成多個(gè)任務(wù)，最終實(shí)現(xiàn)了視覺(jué)圖像的實(shí)時(shí)處理及小車的實(shí)時(shí)控制。 在本設(shè)計(jì)中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號(hào)的采集，利用FPGA完成復(fù)雜高速的邏輯控制及時(shí)序設(shè)計(jì)，將采集的數(shù)字視頻信號(hào)存儲(chǔ)在外擴(kuò)存儲(chǔ)器SRAM中，以供后續(xù)圖像處理。 在構(gòu)建NioslI CPU時(shí)，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件，提供了必要的人機(jī)及控制接口，方便系統(tǒng)的控制及調(diào)試。
標(biāo)簽： 嵌入式機(jī)器視覺(jué) 控制系統(tǒng)
上傳時(shí)間： 2013-11-13
上傳用戶：chenhr
微電腦型RS-485顯示電表（24*48mm/48*96mm） 特點(diǎn)： 5位數(shù)RS-485顯示電表 顯示范圍-19999-99999位數(shù) 通訊協(xié)議Modbus RTU模式 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 主要規(guī)格： 顯示范圍:-19999~99999 digit RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通訊位址: "01"-"FF" RS-485通訊協(xié)議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 10.16 mm (0.4") (MMX-RS-11X) Red high efficiency LEDs high 20.32 mm (0.8") (MMX-RS-12X) Red high efficiency LEDs high 10.16 mm (0.4")x2 (MMX-RS-22X) 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E²PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/power) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2015-01-03
上傳用戶：feitian920
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
