在參加RoboCup中國(guó)機(jī)器人大賽"機(jī)器人游中國(guó)"的項(xiàng)目過(guò)程中，研究并設(shè)計(jì)了多種方案，根據(jù)現(xiàn)場(chǎng)測(cè)試結(jié)果，對(duì)智能車(chē)的巡線(xiàn)識(shí)別、運(yùn)動(dòng)控制及智能判斷算法做了進(jìn)一步的研究，提出并實(shí)現(xiàn)了動(dòng)態(tài)閾值算法、快速穩(wěn)定的轉(zhuǎn)彎與停車(chē)控制、出線(xiàn)自動(dòng)找回技術(shù)等3種新穎、實(shí)用的智能車(chē)控制算法。
標(biāo)簽： 動(dòng)態(tài)閾值 尋跡車(chē) 控制 法的研究
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：ajaxmoon
警車(chē)在城市道路上巡弋，既能夠?qū)`法犯罪分子起到震懾作用，有效控制犯罪率，又能加快接處警時(shí)間提高反應(yīng)時(shí)效，為社會(huì)和諧提供有力的保障。本文以模式識(shí)別中聚類(lèi)分析理論為基礎(chǔ)，定量的給出城市道路間警車(chē)的覆蓋模式和所需配置的最少警車(chē)數(shù)量，并給出最優(yōu)的警車(chē)配置及巡邏方案。通過(guò)實(shí)例說(shuō)明該方法能夠有效的提高警車(chē)出警效率。
上傳時(shí)間： 2014-12-30
上傳用戶(hù)：aa7821634
針對(duì)嵌入式環(huán)境的特殊情況，提出了一種便于嵌入式程序使用的基于Json的多語(yǔ)言實(shí)現(xiàn)技術(shù)，該技術(shù)具有資源集中管理、易拓展、易修改、加載速度快，占用資源少等特點(diǎn)。通過(guò)與基于Xml的實(shí)現(xiàn)方案進(jìn)行對(duì)比，證明該方案具有一定的優(yōu)越性。同時(shí)通過(guò)該方案實(shí)現(xiàn)了基于WinCE的設(shè)備巡檢系統(tǒng)的多語(yǔ)言化，證實(shí)了該方案的可行性。另外還提出一種用于維護(hù)多語(yǔ)言資源庫(kù)的便利方式，以降低軟件多語(yǔ)言的開(kāi)發(fā)成本，加快了開(kāi)發(fā)的速度。
標(biāo)簽： 設(shè)備故障 監(jiān)測(cè)診斷 多語(yǔ)言 技術(shù)研究
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：yuchunhai1990
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒(méi)有線(xiàn)路圖,無(wú)從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無(wú)法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國(guó)外維修費(fèi)用高,維修時(shí)間長(zhǎng) 對(duì)老化零件無(wú)從查起無(wú)法預(yù)先更換 維修速度及效率無(wú)法提升,造成公司負(fù)擔(dān),客戶(hù)埋怨 投資大量維修設(shè)備,操作複雜,績(jī)效不彰
上傳時(shí)間： 2013-11-09
上傳用戶(hù)：chengxin
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)?、雙層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線(xiàn) )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線(xiàn)....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：1234xhb
•1-1 傳輸線(xiàn)方程式 •1-2 傳輸線(xiàn)問(wèn)題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線(xiàn)問(wèn)題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線(xiàn)問(wèn)題的解法 •1-8 傳輸線(xiàn)的阻抗匹配
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：fhzm5658
傳輸線(xiàn)理論與阻抗匹配 傳輸線(xiàn)理論
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：squershop
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線(xiàn)連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線(xiàn)從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線(xiàn)，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線(xiàn)連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線(xiàn)、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶(hù)：372825274
特點(diǎn) 精確度0.1%滿(mǎn)刻度±1位數(shù) 可直接量測(cè)交直流電壓(AC/DC 20~265V)無(wú)需另接電源 精密濾波整流,均方根值校正 尺寸小(24x48x50mm),穩(wěn)定性 分離式端子,配線(xiàn)容易 CE認(rèn)證
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：gaome
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
