男人天堂亚洲,91美女精品,亚州av日韩av

工作流程

基于ARM的GPRS無線數(shù)據(jù)傳輸監(jiān)控系統(tǒng)

遠(yuǎn)程監(jiān)控系統(tǒng)是許多重要場所諸如電力、郵電、銀行、交通、商場等需要信息廣泛交流企業(yè)的生產(chǎn)與管理的必備系統(tǒng)。傳統(tǒng)遠(yuǎn)程監(jiān)控系統(tǒng)的實(shí)現(xiàn)方式一般都需要自己建設(shè)并維護(hù)有線或無線網(wǎng)絡(luò)，維護(hù)費(fèi)用高，通信距離有限。隨著通信技術(shù)的發(fā)展，原有的遠(yuǎn)程監(jiān)控系統(tǒng)已經(jīng)日益不能滿足多方面的要求，我們需要實(shí)時性更高，通信距離更遠(yuǎn)，成本更低的通信方式，本文就此提出了一種基于GPRS的遠(yuǎn)程數(shù)據(jù)監(jiān)控系統(tǒng)。本文的創(chuàng)新點(diǎn)是采用了GPRS技術(shù)中的TCP傳輸方式來傳輸監(jiān)控系統(tǒng)采集的圖像數(shù)據(jù)，相比傳統(tǒng)有線網(wǎng)絡(luò)，在維護(hù)成本，通信距離上有了很大的提高，相比傳統(tǒng)無線網(wǎng)絡(luò)在實(shí)時性，傳輸速率，可靠性上有了明顯的改善。本論文分幾個部分詳細(xì)介紹了課題的研究內(nèi)容。第一部分主要介紹了課題背景和監(jiān)控系統(tǒng)的發(fā)展歷史及各類監(jiān)控系統(tǒng)的比較。第二部分描述了本監(jiān)控系統(tǒng)中遠(yuǎn)程終端硬件系統(tǒng)搭建工作，包括各部分器件的選取以及在S3C4480為核心的開發(fā)板上擴(kuò)展出LM9617接口。第三部分描述了以uC/OS操作系統(tǒng)為核心的遠(yuǎn)程終端軟件設(shè)計(jì)流程，包括uC/OS操作系統(tǒng)和FAT16文件系統(tǒng)的移植，LCD顯示驅(qū)動， Nand-flash底層驅(qū)動的編寫等工作。第四部分詳細(xì)說明了本系統(tǒng)圖像采集的具體軟件實(shí)現(xiàn)，包括根據(jù)實(shí)際情況配置CMOS圖像傳感器LM9617的寄存器以及從LM9617中讀取圖像數(shù)據(jù)然后將數(shù)據(jù)寫入Nand-flash存儲器的具體過程。第五部分詳細(xì)說明了本系統(tǒng)圖像數(shù)據(jù)傳輸?shù)木唧w軟件實(shí)現(xiàn)，采用的是GPRS企業(yè)公網(wǎng)組網(wǎng)方式，包括遠(yuǎn)程終端程序設(shè)計(jì)和監(jiān)控中心服務(wù)器搭建兩部分工作。遠(yuǎn)程終端程序設(shè)計(jì)包括初始化串口通信，將Nand-flash中的圖像數(shù)據(jù)讀出并通過GPRS模塊GM862發(fā)送到監(jiān)控中心服務(wù)器上；監(jiān)控中心服務(wù)器程序設(shè)計(jì)包括啟動建立并啟動Socket監(jiān)聽，以及收到連接請求后GPRS通信鏈路的建立。最后分別用TCP和UDP兩種傳輸方式對監(jiān)控系統(tǒng)進(jìn)行了測試，證明了GPRS的TCP傳輸方式確實(shí)更適合于監(jiān)控系統(tǒng)。

標(biāo)簽： GPRS ARM 無線數(shù)據(jù)傳輸監(jiān)控系統(tǒng)

上傳時間： 2013-07-19

上傳用戶：liuwei6419
DVBT發(fā)射機(jī)系統(tǒng)中的OFDM調(diào)制FPGA實(shí)現(xiàn)

該項(xiàng)目完成的是DVB-T發(fā)射機(jī)系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計(jì).DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會)提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個DVB-T發(fā)射機(jī)系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項(xiàng)目組負(fù)責(zé)以FPGA為主體的硬件平臺的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計(jì),作者完成了2k模式下IFFT變換的軟件設(shè)計(jì).該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實(shí)現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2

標(biāo)簽： DVBT OFDM FPGA 發(fā)射機(jī)

上傳時間： 2013-05-17

上傳用戶：gundamwzc
FPGA在飛機(jī)音頻管理組件測試系統(tǒng)中的應(yīng)用研究

音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營對航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實(shí)際工程項(xiàng)目， FPGA技術(shù)具備多種優(yōu)點(diǎn)，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計(jì)流程進(jìn)行了說明，重點(diǎn)闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計(jì)實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計(jì)與實(shí)現(xiàn)。在ARINC429接口設(shè)計(jì)中采用自頂向下，多層次系統(tǒng)設(shè)計(jì)的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計(jì)。測試結(jié)果表明基于FPGA的設(shè)計(jì)實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點(diǎn)。

標(biāo)簽： FPGA 飛機(jī) 音頻測試系統(tǒng)

上傳時間： 2013-08-06

上傳用戶：gzming
基于ARM的發(fā)電機(jī)互感器伏安特性測試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

發(fā)電機(jī)互感器是電力系統(tǒng)行業(yè)進(jìn)行電能計(jì)量和繼電保護(hù)的重要設(shè)備之一，其伏安特性與發(fā)電機(jī)安全、可靠、經(jīng)濟(jì)的運(yùn)行密切相關(guān)。針對目前傳統(tǒng)基于8位單片機(jī)所開發(fā)的伏安特性測試系統(tǒng)的不足，利用流行的嵌入式處理技術(shù)，選取性價比高的ARM內(nèi)核處理器LPC2214和性能穩(wěn)定的實(shí)時操作系統(tǒng)μC/OS-Ⅱ作為開發(fā)平臺，設(shè)計(jì)并實(shí)現(xiàn)了發(fā)電機(jī)伏安特性測試系統(tǒng)。該系統(tǒng)主要包括在線測試、設(shè)置參數(shù)、查詢數(shù)據(jù)、串口通訊等功能。本文完成了上述功能的軟件設(shè)計(jì)和開發(fā)，尤其是在線測試功能中對于伏案特性曲線顯示方案的設(shè)計(jì)，本文在深入研究顯示模塊的工作原理的基礎(chǔ)上，結(jié)合系統(tǒng)的顯示要求，改進(jìn)了伏案特性顯示方法，從而使得本系統(tǒng)不僅能夠?qū)崟r顯示伏安特性曲線，并且能夠動態(tài)顯示測量曲線，為系統(tǒng)的進(jìn)一步開發(fā)奠定了基礎(chǔ)。此外，基于系統(tǒng)與上位機(jī)之間的串口通訊功能，利用LabWindow/CVI7.0開發(fā)平臺實(shí)現(xiàn)了系統(tǒng)虛擬環(huán)境，以滿足用戶對測量數(shù)據(jù)進(jìn)一步分析的需求。經(jīng)過長時間的現(xiàn)場測試證明，該系統(tǒng)不僅減少了傳統(tǒng)測試中所用的儀器數(shù)量，特別在簡化發(fā)電機(jī)互感器的測試流程，增加現(xiàn)場操作的自動化程度，提高互感器測試的精度等方面表現(xiàn)突出，從而為提升發(fā)電機(jī)繼電保護(hù)裝置的正確動作率創(chuàng)造了有利條件。

標(biāo)簽： ARM 發(fā)電機(jī) 互感器伏安特性

上傳時間： 2013-06-26

上傳用戶：郭靜0516
基于ARM和嵌入式LINUX的無線視頻監(jiān)控系統(tǒng)的實(shí)現(xiàn)

嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序4部分組成，用于實(shí)現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。其廣泛應(yīng)用于控制領(lǐng)域、消費(fèi)電子產(chǎn)品等行業(yè)，已成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。而隨著電子技術(shù)，多媒體技術(shù)及網(wǎng)絡(luò)技術(shù)快速發(fā)展，視頻監(jiān)控系統(tǒng)也正在向嵌入式，數(shù)字化，網(wǎng)絡(luò)化方向發(fā)展。嵌入式視頻監(jiān)控系統(tǒng)充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，實(shí)現(xiàn)體積小巧，性能穩(wěn)定，通訊便利的監(jiān)控產(chǎn)品。本項(xiàng)的目的正是建立一個完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統(tǒng)的嵌入式視頻監(jiān)控系統(tǒng)。本項(xiàng)目是在 ARM 微處理器平臺上，移植嵌入式Linux操作系統(tǒng)，并完成視頻采集、壓縮、傳輸任務(wù)。系統(tǒng)采用 ARM 微處理器 AT91RM9200作為主處理器，以視頻采集芯片 ADV7181 作為視頻采集設(shè)備，用 H.263視頻壓縮協(xié)議對視頻數(shù)據(jù)進(jìn)行壓縮，最后通過中興通信公司 MG815+CDMA通信模塊傳輸?shù)椒?wù)器上。本論文主要分成五個章節(jié)：第一章:首先介紹ARM和嵌入式Linux操作系統(tǒng)的特點(diǎn)和當(dāng)前的發(fā)展概況，然后說明了本文的課題背景及意義；第二章:描述了硬件開發(fā)平臺。本系統(tǒng)采用了 ALTMEL 的AT91RM9200為核心的開發(fā)平臺，并擴(kuò)展了以視頻采集模塊和CDMA無線傳輸模塊；第三章:描述了本系統(tǒng)的軟件開發(fā)平臺，包括嵌入式Linux開發(fā)流程以及移植到具體硬件平臺需要完成的工作，如 U-Boot 的移植、Linux內(nèi)核的編譯與裁剪、文件系統(tǒng)的制作等；第四章:首先論述了本系統(tǒng)中的難點(diǎn) FIFO 設(shè)備的驅(qū)動編寫，隨后在對H.263視頻壓縮編碼敘述的基礎(chǔ)上針對塊匹配運(yùn)動估計(jì)給出了一種改進(jìn)的菱形搜索算法代替原有的三步搜索法，并且通過實(shí)驗(yàn)結(jié)果證明，經(jīng)算法改進(jìn)優(yōu)化的新菱形算法優(yōu)于原先的三步搜索法；第五章:得出了實(shí)驗(yàn)結(jié)果，完成了視頻數(shù)據(jù)的無線網(wǎng)絡(luò)傳輸。

標(biāo)簽： LINUX ARM 嵌入式無線視頻監(jiān)控系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：martinyyyl
基于ARM平臺的存儲卡系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

隨著現(xiàn)代計(jì)算機(jī)技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)成為了當(dāng)前信息行業(yè)最熱門的焦點(diǎn)之一。而ARM以其高性能低功耗的特點(diǎn)成為目前應(yīng)用最廣泛的32位嵌入式處理器。在嵌入式操作系統(tǒng)方面，Linux憑借其性能優(yōu)異、結(jié)構(gòu)清晰、平臺支持廣泛、網(wǎng)絡(luò)支持強(qiáng)勁及開放源代碼等多方面的優(yōu)勢，被嵌入式系統(tǒng)開發(fā)者廣泛地采用。Linux 2.6包含許多新的特性，為其在嵌入式領(lǐng)域的應(yīng)用提供了強(qiáng)有力的支持，新的內(nèi)核越來越多地應(yīng)用于嵌入式Linux系統(tǒng)中。本文的工作基于艾科公司研發(fā)的硬件平臺Ark1600開展。該平臺上集成了多個功能模塊，例如LCD、12S、GPIO、12C等，同時支持XD、CF、MMC、SD等多種硬件存儲設(shè)備，在設(shè)備通信方面提供了USB、串行通信等傳輸方式。本文的主要工作是研究Linux在ARM芯片上的移植，并在此基礎(chǔ)上闡述Linux設(shè)備驅(qū)動的開發(fā)。首先構(gòu)建了交叉編譯環(huán)境，然后在分析Ark1600硬件體系結(jié)構(gòu)的基礎(chǔ)上詳細(xì)闡述了BootLoader程序設(shè)計(jì)與實(shí)現(xiàn)、Linux2.6內(nèi)核移植、Ramdisk文件系統(tǒng)移植的全過程，為后續(xù)項(xiàng)目的實(shí)施搭建了一個良好的開發(fā)平臺。論文最后闡述了Linux 2.6內(nèi)核中開發(fā)塊設(shè)備驅(qū)動程序的實(shí)現(xiàn)方法，并以XD塊設(shè)備驅(qū)動程序?yàn)槔敿?xì)闡述了Linux驅(qū)動程序的開發(fā)流程。主要工作量在于BootLoader程序的設(shè)計(jì)與實(shí)現(xiàn)、Linux系統(tǒng)移植和XD塊設(shè)備驅(qū)動程序的開發(fā)。因?yàn)轫?xiàng)目平臺獨(dú)特的硬件環(huán)境，一些程序代碼要嚴(yán)格依賴硬件設(shè)備設(shè)計(jì)。在Linux移植中的主要工作包括串口控制臺的驅(qū)動、設(shè)置系統(tǒng)的存儲布局、初始化系統(tǒng)定時器、初始化系統(tǒng)中斷、在Linux系統(tǒng)中建立標(biāo)識本硬件平臺的結(jié)構(gòu)體變量、配置并編譯Linux內(nèi)核等。

標(biāo)簽： ARM 存儲卡系統(tǒng)設(shè)計(jì)

上傳時間： 2013-05-18

上傳用戶：wzr0701
MDIO接口邏輯設(shè)計(jì)及其FPGA驗(yàn)證

隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計(jì)能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當(dāng)今芯片設(shè)計(jì)所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛，MDIO接口模塊的應(yīng)用也越來越多，因此將MDIO接口模塊設(shè)計(jì)成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設(shè)計(jì)具有很重要的作用。本文詳細(xì)描述了MDIO接口模塊IP核的設(shè)計(jì)，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細(xì)設(shè)計(jì)方法，對此IP核進(jìn)行了仿真驗(yàn)證，最后進(jìn)行了FPGA測試，功能和性能達(dá)到了要求，最終通過了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。

標(biāo)簽： MDIO FPGA 接口邏輯設(shè)計(jì)

上傳時間： 2013-07-20

上傳用戶：nanfeicui
AES加、解密算法的FPGA優(yōu)化設(shè)計(jì)

2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實(shí)現(xiàn)的研究就成為了國內(nèi)外的熱點(diǎn)，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計(jì)的仿真測試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。

標(biāo)簽： FPGA AES 解密算法

上傳時間： 2013-05-25

上傳用戶：wcl168881111111
百萬門級專用集成電路的FPGA驗(yàn)證

隨著設(shè)計(jì)規(guī)模的不斷增加，芯片的平均設(shè)計(jì)門數(shù)已經(jīng)超越百萬級，驗(yàn)證已經(jīng)成為設(shè)計(jì)流程中的主要瓶頸。目前，基于FPGA的硬件驗(yàn)證憑借其速度快、易修改的特性越來越受到驗(yàn)證工程師的青睞。本文正是基于FPGA驗(yàn)證的思想，以一款光同步傳輸網(wǎng)(SDH)芯片的驗(yàn)證為例，展開了全面的論述。通過對驗(yàn)證理論以及FPGA性能特點(diǎn)的研究與分析，從驗(yàn)證的正確性、全面性、快速性和可重用性等方面對FPGA驗(yàn)證進(jìn)行了理論剖析，并提出了一些新的理念和創(chuàng)新。此后又結(jié)合實(shí)踐，詳盡敘述了驗(yàn)證中的一些重要環(huán)節(jié)，并總結(jié)出了一套比較完善的FPGA驗(yàn)證流程，可以有效地支撐實(shí)際芯片的驗(yàn)證工作。本文對于百萬門級專用集成電路的成功實(shí)踐，不僅是對FPGA驗(yàn)證理論的證實(shí)，而且從驗(yàn)證的思路和方法上對后續(xù)芯片有一定的指導(dǎo)意義。文中經(jīng)驗(yàn)教訓(xùn)的總結(jié)可以有效地幫助驗(yàn)證工程師達(dá)到降低芯片開發(fā)成本，縮短面市時間的目的。

標(biāo)簽： FPGA 門級專用集成電路

上傳時間： 2013-05-17

上傳用戶：宋桃子
64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證

　　作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。　　與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。　　艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設(shè)計(jì)中能夠按照其功能和時序要求進(jìn)行。　　本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計(jì)有了一個直觀的認(rèn)識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們在實(shí)際的硬件平臺上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們在VEGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進(jìn)行了在線調(diào)試，修正其錯誤。　　經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。　　

標(biāo)簽： MIPS FPGA 微處理器模塊設(shè)計(jì)

上傳時間： 2013-07-07

上傳用戶：標(biāo)點(diǎn)符號

<strike id="essay"></strike>