<input id="gum2w"></input>
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
標(biāo)簽： CPLD ARM 工程
上傳時間： 2013-09-05
上傳用戶：zcs023047
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計算機(jī)技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進(jìn)行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
標(biāo)簽： EDA 工程建模 管理方法
上傳時間： 2013-11-10
上傳用戶：yan2267246
電磁閥設(shè)計中電磁力的工程計算方法
標(biāo)簽： 電磁閥 電磁力 工程 計算方法
上傳時間： 2013-11-21
上傳用戶：二驅(qū)蚊器
一、PCB設(shè)計團(tuán)隊的組建建議 二、高性能PCB設(shè)計的硬件必備基礎(chǔ)三、高性能PCB設(shè)計面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計為主線，結(jié)合Cadence在高速PCB設(shè)計方面的強(qiáng)大功能，全面剖析高性能PCB設(shè)計的工程實(shí)現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強(qiáng)，集成度越來越高、信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設(shè)計也隨之進(jìn)入了高速PCB設(shè)計時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個極為重要的部件。本文從高性能PCB設(shè)計的工程實(shí)現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計的方方面面。實(shí)現(xiàn)高性能的PCB設(shè)計首先要有一支高素質(zhì)的PCB設(shè)計團(tuán)隊。一、PCB設(shè)計團(tuán)隊的組建建議自從PCB設(shè)計進(jìn)入高速時代，原理圖、PCB設(shè)計由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運(yùn)而生。
標(biāo)簽： PCB 性能 工程實(shí)現(xiàn)
上傳時間： 2013-11-23
上傳用戶：talenthn
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
標(biāo)簽： layout pcb
上傳時間： 2013-12-20
上傳用戶：康郎
PCB LAYOUT 基本規(guī)範(fàn)項次 項目 備註1 一般PCB 過板方向定義： PCB 在SMT 生產(chǎn)方向為短邊過迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊. PCB 在DIP 生產(chǎn)方向為I/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義： SMT: 金手指邊與SMT 輸送帶夾持邊垂直. DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil. SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區(qū)).PAD
標(biāo)簽： PCB 華碩
上傳時間： 2014-12-24
上傳用戶：jokey075
工程制圖及AutoCAD（安徽水利水電職業(yè)技術(shù)學(xué)院）
標(biāo)簽： AutoCAD 工程制圖 水利水電
上傳時間： 2013-10-19
上傳用戶：zwei41
本書是一本介紹電源理論與工程技術(shù)設(shè)計相結(jié)合的工具書，介紹了電源在系統(tǒng)中的作用，設(shè)計流程......
標(biāo)簽： 開關(guān)電源 工程技術(shù) 設(shè)計指南 電源
上傳時間： 2013-10-14
上傳用戶：31633073
《電力工程電纜設(shè)計規(guī)范》GB50217-2007
標(biāo)簽： 50217 2007 GB 電力工程
上傳用戶：uuuuuuu
供配電工程設(shè)計常用技術(shù)數(shù)據(jù) (一) (一) 負(fù)荷計算部分 (二) 短路計算部分 (三)電線電纜截面選擇計算部分(1) (一)負(fù)荷計算部分 附錄表2-1 各類建筑物的用電指標(biāo) 附錄表2-2 住宅每戶用電指標(biāo) 附錄表2-3 工廠用電設(shè)備組的需要系數(shù)及功率因數(shù)值 附錄表2-4 照明用電設(shè)備的需要系數(shù) 附錄表2-5民用建筑用電設(shè)備組的需要系數(shù)及功率因數(shù)值 附錄表2-6 住宅用電負(fù)荷需要系數(shù) 附錄表2-7工廠用電設(shè)備組的利用系數(shù)及功率因數(shù)值 附錄表2-8 用電設(shè)備組的附加系數(shù)Ka 附錄表2-9 不同行業(yè)的年最大負(fù)荷利用小時數(shù)Tmax與年最大負(fù)荷損耗小時數(shù)τ
標(biāo)簽： 供配電 工程 設(shè)計指導(dǎo)
上傳時間： 2013-11-15
上傳用戶：杜瑩12345
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<input id="8eyoi"></input>
