<strike id="uqkmg"></strike>
VHDL實現布斯算法
標簽： VHDL 算法
上傳時間： 2014-06-17
上傳用戶：cuibaigao
這個例子是講述用VHDL實現布斯算法，應該有點用，是我的研究生師哥給我的。
上傳時間： 2013-12-19
上傳用戶：hfmm633
目錄: 0、 約定 1、 無符號數一位乘法 2、 符號數一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法運算的實現——迭代 7、 乘法運算的實現——陣列 8、 乘加運算 9、 設計示例1 —— 8位、迭代 1、 實現方案1 —— 一位、無符號 2、 實現方案2 —— 一位、布思 3、 實現方案3 —— 二位 10、設計示例2 —— 16位、陣列 11、設計示例3 —— 32位、 迭代、陣列 1、 實現方案1 —— 乘、加一步走 2、 實現方案2 —— 乘、加兩步走
標簽： algorithm Booth Radix High
上傳時間： 2015-08-23
上傳用戶：qiaoyue
布斯算法的介紹，實習的報告，對理解機器語言的算法有一定的幫助
標簽： 算法
上傳時間： 2017-01-30
上傳用戶：lz4v4
可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數。同時，使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符，證明了本文所提出的算法的正確性。 另外，本文還對設計結果提出了進一步的改進方案，在乘法器內加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
標簽： FPGA CPLD FFT 算法
上傳時間： 2013-07-18
上傳用戶：wpt
該代碼是布斯乘法器代碼，用于了解布斯算法，本人也是初學者。
標簽： 代碼 乘法器
上傳時間： 2017-01-10
上傳用戶：love_stanford
在超深亞微米技術工藝下，布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array，FPGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
標簽： FPGA 驅動 布局 算法研究
上傳時間： 2013-04-24
上傳用戶：nbdedu
自己編寫的關于電子測量的萊特準則和格拉布斯準則的算法，可以用來批量處理數據。
標簽： 準則 編寫 電子測量 算法
上傳時間： 2016-02-01
上傳用戶：zhengjian
生成布澤爾曲線的算法，利用C語言實現，簡單便捷
上傳時間： 2016-06-10
上傳用戶：fxf126@126.com
隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
標簽： FPGA 劃分算法
上傳用戶：zhaoq123
蟲蟲下載站版權所有 京ICP備2021023401號-1
