* 本算法用最小二乘法依據(jù)指定的M個(gè)基函數(shù)及N個(gè)已知數(shù)據(jù)進(jìn)行曲線擬和 * 輸入: m--已知數(shù)據(jù)點(diǎn)的個(gè)數(shù)M * f--M維基函數(shù)向量 * n--已知數(shù)據(jù)點(diǎn)的個(gè)數(shù)N-1 * x--已知數(shù)據(jù)點(diǎn)第一坐標(biāo)的N維列向量 * y--已知數(shù)據(jù)點(diǎn)第二坐標(biāo)的N維列向量 * a--無(wú)用 * 輸出: 函數(shù)返回值為曲線擬和的均方誤差 * a為用基函數(shù)進(jìn)行曲線擬和的系數(shù), * 即a[0]f[0]+a[1]f[1]+...+a[M]f[M].
標(biāo)簽： 數(shù)據(jù) 函數(shù) 算法 最小二乘法
上傳時(shí)間： 2015-07-26
上傳用戶：
本算法用最小二乘法依據(jù)指定的M個(gè)基函數(shù)及N個(gè)已知數(shù)據(jù)進(jìn)行曲線擬和 。 本算法用指數(shù)平滑法預(yù)測(cè)數(shù)據(jù)
標(biāo)簽： 算法 數(shù)據(jù) 最小二乘法 函數(shù)
上傳時(shí)間： 2013-12-27
上傳用戶：lijinchuan
matlab格式源代碼。功能：徑向基神經(jīng)網(wǎng)絡(luò)算法源碼和應(yīng)用于時(shí)間序列模型建立和預(yù)測(cè)問(wèn)題。
標(biāo)簽： matlab 源代碼 徑向 應(yīng)用于
上傳時(shí)間： 2014-01-01
上傳用戶：541657925
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
惡魔城-曉月圓舞曲 JAVA手機(jī)遊戲，帶源程序與圖片資源
標(biāo)簽： JAVA
上傳時(shí)間： 2013-12-20
上傳用戶：tianyi223
這個(gè)是去年寫的東東。 以前公司一直使用易飛ERP，也因此自學(xué)了Delphi（本人以前一直使用VFP）, 這是第一個(gè)模擬易飛界面的東東。 以前有進(jìn)過(guò)易飛俱樂(lè)部論壇（http://www.dcmsclub.com）的朋友可能有下載過(guò)。 裏面使用到的都是D7裏自帶的標(biāo)準(zhǔn)組件. 認(rèn)識(shí)一些共同研究易飛及Delphi編程方面的朋友. 由于本人也在處于入門階段，非常感謝盒子及各位朋友的幫助。3Q！ 先把MainMenu.exe文件改名下（可不要覆蓋掉原來(lái)易飛的文件啊）， 解壓復(fù)制到易飛安裝目錄下的c_dsbin文件夾裏 如 易飛安裝在D盤的Conductor 文件夾,則解壓至D:\Conductor\c_dsbin 注：本源碼只供新手參考，有錯(cuò)的請(qǐng)指出。
標(biāo)簽： ERP
上傳時(shí)間： 2016-11-07
上傳用戶：lanhuaying
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過(guò)采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動(dòng)僅為1.7 mV，在低頻時(shí)達(dá)到100 dB以上的電源抑制比（PSRR），整個(gè)電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計(jì)中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-10-27
上傳用戶：thesk123
在傳統(tǒng)正溫度系數(shù)電流基礎(chǔ)上,增加兩種不同材料的電阻以實(shí)現(xiàn)帶隙基準(zhǔn)的二階溫度補(bǔ)償,采用具有反饋偏置的折疊共源共柵運(yùn)算放大器,使得所設(shè)計(jì)的帶隙基準(zhǔn)電路,具有較高的精度和溫度穩(wěn)定性。
標(biāo)簽： 高精度 帶隙基準(zhǔn)源
上傳時(shí)間： 2013-10-18
上傳用戶：604759954
摘要：采用共源共柵運(yùn)算放大器作為驅(qū)動(dòng)，設(shè)計(jì)了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進(jìn)行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達(dá)到-100dB，電源電壓在2.5耀4.5V之間時(shí)輸出電壓Vref的擺動(dòng)為0.2mV，是一種有效的基準(zhǔn)電壓實(shí)現(xiàn)方法.關(guān)鍵詞：帶隙基準(zhǔn)電壓源；電源抑制比；溫度系數(shù)
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-11-19
上傳用戶：王成林。
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
