隨著半導(dǎo)體工藝的飛速發(fā)展和芯片設(shè)計(jì)水平的不斷進(jìn)步，ARM微處理器的性能得到大幅度地提高，同時(shí)其芯片的價(jià)格也在不斷下降，嵌入式系統(tǒng)以其獨(dú)有的優(yōu)勢(shì)，己經(jīng)廣泛地滲透到科學(xué)研究和日常生活的各個(gè)方面。 本文以ARM7 LPC2132處理器為核心，結(jié)合蓋革一彌勒計(jì)數(shù)管對(duì)Time-To-Count輻射測量方法進(jìn)行研究。ARM結(jié)構(gòu)是基于精簡指令集計(jì)算機(jī)(RISC)原理而設(shè)計(jì)的，其指令集和相關(guān)的譯碼機(jī)制比復(fù)雜指令集計(jì)算機(jī)要簡單得多，使用一個(gè)小的、廉價(jià)的ARM微處理器就可實(shí)現(xiàn)很高的指令吞吐量和實(shí)時(shí)的中斷響應(yīng)?；贏RM7TDMI-S核的LPC2132微處理器，其工作頻率可達(dá)到60MHz，這對(duì)于Time-To-Count技術(shù)是非常有利的，而且利用LPC2132芯片的定時(shí)/計(jì)數(shù)器引腳捕獲功能，可以直接讀取TC中的計(jì)數(shù)值，也就是說不再需要調(diào)用中斷函數(shù)讀取TC值，從而大大降低了計(jì)數(shù)前雜質(zhì)時(shí)間。本文是在我?guī)熜謪诬姷摹禩ime-To-Count測量方法初步研究》基礎(chǔ)上，使用了高速的ARM芯片，對(duì)基于MCS-51的Time-To-Count輻射測量系統(tǒng)進(jìn)行了改進(jìn)，進(jìn)一步論證了采用高速ARM處理器芯片可以極大的提高G-M計(jì)數(shù)器的測量范圍與測量精度。 首先，討論了傳統(tǒng)的蓋革-彌勒計(jì)數(shù)管探測射線強(qiáng)度的方法，并指出傳統(tǒng)的脈沖測量方法的不足。然后討論了什么是Time-To-Count測量方法，對(duì)Time-To-Count測量方法的理論基礎(chǔ)進(jìn)行分析。指出Time-To-Count方法與傳統(tǒng)的脈沖計(jì)數(shù)方法的區(qū)別，以及采用Time-To-Count方法進(jìn)行輻射測量的可行性。 接著，詳細(xì)論述基于ARM7 LPC2132處理器的Time-To-Count輻射測量儀的原理、功能、特點(diǎn)以及輻射測量儀的各部分接口電路設(shè)計(jì)及相關(guān)程序的編制。 最后得出結(jié)論，通過高速32位ARM處理器的使用，Time-To-Count輻射測量儀的精度和量程均得到很大的提高，對(duì)于Y射線總量測量，使用了ARM處理器的Time-To-Count輻射測量儀的量程約為20 u R/h到1R/h，數(shù)據(jù)線性程度也比以前的Time-To-CotJnt輻射測量儀要好。所以在使用Time-To-Count方法進(jìn)行的輻射測量時(shí)，如何減少雜質(zhì)時(shí)間以及如何提高計(jì)數(shù)前時(shí)間的測量精度，是決定Time-To-Count輻射測量儀性能的關(guān)鍵因素。實(shí)驗(yàn)用三只相同型號(hào)的J33G-M計(jì)數(shù)管分別作為探測元件，在100U R/h到lR/h的輻射場中進(jìn)行試驗(yàn).每個(gè)測量點(diǎn)測量5次取平均，得出隨著照射量率的增大，輻射強(qiáng)度R的測量值偏小且與輻射真實(shí)值之間的誤差也隨之增大。如果將測量誤差限定在10％的范圍內(nèi)，則此儀器的量程范圍為20 u R/h至1R/h，量程跨度近六個(gè)數(shù)量級(jí)。而用J33型G-M計(jì)數(shù)管作常規(guī)的脈沖測量，量程范圍約為50 u R/h到5000 u R/h，充分體現(xiàn)了運(yùn)用Time-To-Count方法測量輻射強(qiáng)度的優(yōu)越性，也從另一個(gè)角度反應(yīng)了隨著計(jì)數(shù)前時(shí)間的逐漸減小，雜質(zhì)時(shí)間在其中的比重越來越大，對(duì)測量結(jié)果的影響也就越來越嚴(yán)重，盡可能的減小雜質(zhì)時(shí)間在Time-To-Count方法輻射測量特別是測量高強(qiáng)度輻射中是關(guān)鍵的。筆者用示波器測出此輻射儀器的雜質(zhì)時(shí)間約為6.5 u S，所以在計(jì)算定時(shí)器值的時(shí)候減去這個(gè)雜質(zhì)時(shí)間，可以增加計(jì)數(shù)前時(shí)間的精確度。通過實(shí)驗(yàn)得出，在標(biāo)定儀器的K值時(shí)，應(yīng)該在照射量率較低的條件下行，而測得的計(jì)數(shù)前時(shí)間是否精確則需要在照射量率較高的條件下通過儀器標(biāo)定來檢驗(yàn)。這是因?yàn)樵谡丈淞柯瘦^低時(shí)，計(jì)數(shù)前時(shí)間較大，雜質(zhì)時(shí)間對(duì)測量結(jié)果的影響不明顯，數(shù)據(jù)線斜率較穩(wěn)定，適宜于確定標(biāo)定系數(shù)K值，而在照射量率較高時(shí)，計(jì)數(shù)前時(shí)間很小，雜質(zhì)時(shí)間對(duì)測量結(jié)果的影響較大，可以明顯的在數(shù)據(jù)線上反映出來，從而可以很好的反應(yīng)出儀器的性能與量程。實(shí)驗(yàn)證明了Time-To-Count測量方法中最為關(guān)鍵的環(huán)節(jié)就是如何對(duì)計(jì)數(shù)前時(shí)間進(jìn)行精確測量。經(jīng)過對(duì)大量實(shí)驗(yàn)數(shù)據(jù)的分析，得到計(jì)數(shù)前時(shí)間中的雜質(zhì)時(shí)間可分為硬件雜質(zhì)時(shí)間和軟件雜質(zhì)時(shí)間，并以軟件雜質(zhì)時(shí)間為主，通過對(duì)程序進(jìn)行合理優(yōu)化，軟件雜質(zhì)時(shí)間可以通過程序的改進(jìn)而減少，甚至可以用數(shù)學(xué)補(bǔ)償?shù)姆椒▉淼窒瑥亩梢缘玫奖容^精確的計(jì)數(shù)前時(shí)間，以此得到較精確的輻射強(qiáng)度值。對(duì)于本輻射儀，用戶可以選擇不同的工作模式來進(jìn)行測量，當(dāng)輻射場較弱時(shí)，通常采用規(guī)定次數(shù)測量的方式，在輻射場較強(qiáng)時(shí)，應(yīng)該選用定時(shí)測量的方式。因?yàn)?，?dāng)輻射場較弱時(shí)，如果用規(guī)定次數(shù)測量的方式，會(huì)浪費(fèi)很多時(shí)間來采集足夠的脈沖信號(hào)。當(dāng)輻射場較強(qiáng)時(shí)，由于輻射粒子很多，產(chǎn)生脈沖的頻率就很高，規(guī)定次數(shù)的測量會(huì)加大測量誤差，當(dāng)選用定時(shí)測量的方式時(shí)，由于時(shí)間的相對(duì)加長，所以記錄的粒子數(shù)就相對(duì)的增加，從而提高儀器的測量精度。通過調(diào)研國內(nèi)外先進(jìn)核輻射測量儀器的發(fā)展現(xiàn)狀，了解到了目前最新的核輻射總量測量技術(shù)一Time-To-Count理論及其應(yīng)用情況。論證了該新技術(shù)的理論原理，根據(jù)此原理，結(jié)合高速處理器ARM7 LPC2132，對(duì)以G-計(jì)數(shù)管為探測元件的Time-To-Count輻射測量儀進(jìn)行設(shè)計(jì)。論文以實(shí)驗(yàn)的方法論證了Time-To-Count原理測量核輻射方法的科學(xué)性，該輻射儀的量程和精度均優(yōu)于以前以脈沖計(jì)數(shù)為基礎(chǔ)理論的MCS-51核輻射測量儀。該輻射儀具有量程寬、精度高、易操作、用戶界面友好等優(yōu)點(diǎn)。用戶可以定期的對(duì)儀器的標(biāo)定，來減小由于電子元件的老化對(duì)低儀器性能參數(shù)造成的影響，通過Time-To-Count測量方法的使用，可以極大拓寬G-M計(jì)數(shù)管的量程。就儀器中使用的J33型G-M計(jì)數(shù)管而言，G-M計(jì)數(shù)管廠家參考線性測量范圍約為50 u R/h到5000 u R/h，而用了Time-To-Count測量方法后，結(jié)合高速微處理器ARM7 LPC2132，此核輻射測量儀的量程為20 u R/h至1R/h。在允許的誤差范圍內(nèi)，核輻射儀的量程比以前基于MCS-51的輻射儀提高了近200倍，而且精度也比傳統(tǒng)的脈沖計(jì)數(shù)方法要高，測量結(jié)果的線性程度也比傳統(tǒng)的方法要好。G-M計(jì)數(shù)管的使用壽命被大大延長。 綜上所述，本文取得了如下成果：對(duì)國內(nèi)外Time-To-Count方法的研究現(xiàn)狀進(jìn)行分析，指出了Time-To-Count測量方法的基本原理，并對(duì)Time-T0-Count方法理論進(jìn)行了分析，推導(dǎo)出了計(jì)數(shù)前時(shí)間和兩個(gè)相鄰輻射粒子時(shí)間間隔之間的關(guān)系，從數(shù)學(xué)的角度論證了Time-To-Count方法的科學(xué)性。詳細(xì)說明了基于ARM 7 LPC2132的Time-To-Count輻射測量儀的硬件設(shè)計(jì)、軟件編程的過程，通過高速微處理芯片LPC2132的使用，成功完成了對(duì)基于MCS-51單片機(jī)的Time-To-Count測量儀的改進(jìn)。改進(jìn)后的輻射儀器具有量程寬、精度高、易操作、用戶界面友好等特點(diǎn)。本論文根據(jù)實(shí)驗(yàn)結(jié)果總結(jié)出了Time-To-Count技術(shù)中的幾點(diǎn)關(guān)鍵因素，如：處理器的頻率、計(jì)數(shù)前時(shí)間、雜質(zhì)時(shí)間、采樣次數(shù)和測量時(shí)間等，重點(diǎn)分析了雜質(zhì)時(shí)間的組成以及引入雜質(zhì)時(shí)間的主要因素等，對(duì)國內(nèi)核輻射測量儀的研究具有一定的指導(dǎo)意義。
標(biāo)簽： TimeToCount ARM 輻射測量儀
上傳時(shí)間： 2013-06-24
上傳用戶：pinksun9
心血管系統(tǒng)疾病是現(xiàn)今世界上發(fā)病率和死亡率最高的疾病之一。T波交替(T-wavealtemans,TWA)作為一種非穩(wěn)態(tài)的心電變異性現(xiàn)象，是指心電T波段振幅、形態(tài)甚至極性逐拍交替變化。大量研究表明，TWA與室性心律失常、心臟性猝死等有直接密切的關(guān)系，已成為一種無創(chuàng)獨(dú)立性預(yù)測指標(biāo)。隨著數(shù)字信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，微伏級(jí)的TWA已經(jīng)可以被檢出，并且精度越來越高。本文以T波交替檢測為中心，基于ARM給出了T波交替檢測技術(shù)原理性樣機(jī)的硬件及軟件，實(shí)現(xiàn)實(shí)時(shí)監(jiān)護(hù)的目的。 在TWA檢測研究中，需要對(duì)心電信號(hào)進(jìn)行預(yù)處理，即信號(hào)去噪和特征點(diǎn)檢測。小波分析以其多分辨率的特性和表征時(shí)頻兩域信號(hào)局部特征的能力成為我們選取的心電信號(hào)自動(dòng)分析手段。文中采用小波變換將原始心電信號(hào)分解為不同頻段的細(xì)節(jié)信號(hào)，根據(jù)三種主要噪聲的不同能量分布，采用自適應(yīng)閾值和軟硬閾值折衷處理策略用閾值濾波方法對(duì)原始信號(hào)進(jìn)行去噪處理：同時(shí)基于心電信號(hào)的特征點(diǎn)R峰對(duì)應(yīng)于Mexican-hat小波變換的極值點(diǎn)，因此我們使用Mexican-hat小波檢測R峰，通過附加檢測方案確保了位置的準(zhǔn)確性，并根據(jù)需要提出了T波矩陣提取方法。 隨后文章介紹了T波交替的產(chǎn)生機(jī)理及研究進(jìn)展，分別從臨床應(yīng)用和檢測方法上展現(xiàn)了目前TWA的發(fā)展進(jìn)程，并利用了譜分析法、相關(guān)分析法和移動(dòng)平均修正算法分別從時(shí)域和頻域?qū)σ恍颖緮?shù)據(jù)進(jìn)行T波交替檢測。在檢測中譜分析法抗噪能力較強(qiáng)，但作為一種頻域檢測方法，無法檢測非穩(wěn)態(tài)TWA信號(hào)，而相關(guān)分析法受呼吸、噪聲影響較大，數(shù)據(jù)要求較高，因此可以在譜分析檢測為陽性TWA基礎(chǔ)上，再對(duì)信號(hào)進(jìn)行相關(guān)分析，從而克服自身算法缺陷，確定交替幅度和時(shí)間段。最后對(duì)影響檢測結(jié)果的因素進(jìn)行討論研究，從而降低檢測誤差。 文章還設(shè)計(jì)了T波交替檢測技術(shù)原理性樣機(jī)的關(guān)鍵部分電路和軟件框架。硬件部分圍繞ARM核的Samsung S3C44BOX為核心，設(shè)計(jì)了該樣機(jī)的關(guān)鍵電路，包括采集模塊、數(shù)據(jù)處理模塊(外部存儲(chǔ)電路、通信接口電路等)。其中在采集模塊中針對(duì)心電信號(hào)是微弱信號(hào)并且干擾大的特點(diǎn)，采用了具有高共模抑制比和高輸入阻抗的分級(jí)放大電路，有效的提取了信號(hào)分量：A/D轉(zhuǎn)換電路保證了信號(hào)量化的高精度。利用USB接口芯片和刪內(nèi)部異步串行通訊實(shí)現(xiàn)系統(tǒng)與外界聯(lián)系。系統(tǒng)軟件中首先介紹了系統(tǒng)的軟件開發(fā)環(huán)境，然后給出了心電信號(hào)分析及處理程序設(shè)計(jì)流程圖及實(shí)現(xiàn)，使它們共同完成系統(tǒng)的軟件監(jiān)護(hù)功能。
上傳時(shí)間： 2013-07-27
上傳用戶：familiarsmile
設(shè)備狀態(tài)監(jiān)測技術(shù)是計(jì)算機(jī)科學(xué)、測試技術(shù)、信號(hào)分析與數(shù)據(jù)處理技術(shù)等相結(jié)合的一種設(shè)備運(yùn)行信息分析處理方法。將嵌入式計(jì)算機(jī)技術(shù)與數(shù)據(jù)采集技術(shù)及數(shù)字信號(hào)處理技術(shù)結(jié)合起來,構(gòu)成一種體積小、便于攜帶、易于網(wǎng)絡(luò)化、造價(jià)相對(duì)較低,集信號(hào)采集、處理、存儲(chǔ)和顯示為一體的設(shè)備具有廣泛的應(yīng)用前景。 本文通過對(duì)傳統(tǒng)工控監(jiān)測技術(shù)方案以及本項(xiàng)目具體功能和指標(biāo)的分析,提出了ARM+嵌入式Linux架構(gòu)的技術(shù)方案。采用多個(gè)嵌入式設(shè)備終端作為監(jiān)測系統(tǒng)數(shù)據(jù)的采集終端,然后通過GPRS模塊連入Internet,通過Internet上的多臺(tái)主機(jī)作為監(jiān)控中心,各自運(yùn)行相應(yīng)的包括網(wǎng)絡(luò)管理功能的應(yīng)用程序,實(shí)現(xiàn)監(jiān)測數(shù)據(jù)自動(dòng)、可靠的采集、存儲(chǔ)、處理、實(shí)時(shí)顯示及實(shí)時(shí)數(shù)據(jù)遠(yuǎn)程傳輸,進(jìn)而實(shí)現(xiàn)分布式、網(wǎng)絡(luò)化和自動(dòng)化的設(shè)備監(jiān)測系統(tǒng)新模式。 本文首先介紹了嵌入式技術(shù)的國內(nèi)外研發(fā)現(xiàn)狀。給出了嵌入式監(jiān)測系統(tǒng)總體設(shè)計(jì)方案。根據(jù)系統(tǒng)的功能和要求的技術(shù)指標(biāo),在綜合比較現(xiàn)有各種嵌入式操作系統(tǒng)的基礎(chǔ)上,分析了使用嵌入式Linux操作系統(tǒng)構(gòu)造嵌入式系統(tǒng)的優(yōu)點(diǎn)和缺陷,選定了嵌入式Linux操作系統(tǒng)作為本次設(shè)計(jì)的操作系統(tǒng)；選擇了samsung公司基于ARM920T內(nèi)核的處理器S3C2410X作為嵌入式處理器；簡單介紹了S3C2410X的工作模式,并設(shè)計(jì)了系統(tǒng)的硬件和軟件結(jié)構(gòu)方案。 這種基于嵌入式終端的工控監(jiān)測系統(tǒng)主要由控制中心和嵌入式監(jiān)測終端兩大部分組成。本文所主要涉及的就是該系統(tǒng)中的嵌入式監(jiān)測終端部分,主要進(jìn)行了嵌入式監(jiān)測終端的硬件設(shè)計(jì),嵌入式操作系統(tǒng)ARM-Linux的移植,建立交叉編譯環(huán)境,制作根文件系統(tǒng),軟件部分主要是對(duì)驅(qū)動(dòng)程序和終端應(yīng)用程序的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究和介紹。重點(diǎn)介紹并了FPGA設(shè)備驅(qū)動(dòng)程序的實(shí)現(xiàn)以及應(yīng)用程序中的液晶顯示部分與實(shí)數(shù)EFT算法以及幾種數(shù)字信號(hào)的平均算法的C語言實(shí)現(xiàn),最后,對(duì)本論文進(jìn)行了總結(jié),并指出了后續(xù)工作中需要注意的問題。 基于ARM-Linux的工控監(jiān)測系統(tǒng)的研制對(duì)于監(jiān)測網(wǎng)絡(luò)化是一個(gè)有益的嘗試,它的研制成功將會(huì)給工廠帶來更大的經(jīng)濟(jì)效益。
標(biāo)簽： ARMLinux 工控 監(jiān)測系統(tǒng)
上傳時(shí)間： 2013-07-20
上傳用戶：gjzeus
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測時(shí)，為了得到一個(gè)宏塊的預(yù)測模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時(shí)間： 2013-05-25
上傳用戶：refent
隨著設(shè)計(jì)規(guī)模的不斷增加，芯片的平均設(shè)計(jì)門數(shù)已經(jīng)超越百萬級(jí)，驗(yàn)證已經(jīng)成為設(shè)計(jì)流程中的主要瓶頸。目前，基于FPGA的硬件驗(yàn)證憑借其速度快、易修改的特性越來越受到驗(yàn)證工程師的青睞。 本文正是基于FPGA驗(yàn)證的思想，以一款光同步傳輸網(wǎng)(SDH)芯片的驗(yàn)證為例，展開了全面的論述。通過對(duì)驗(yàn)證理論以及FPGA性能特點(diǎn)的研究與分析，從驗(yàn)證的正確性、全面性、快速性和可重用性等方面對(duì)FPGA驗(yàn)證進(jìn)行了理論剖析，并提出了一些新的理念和創(chuàng)新。此后又結(jié)合實(shí)踐，詳盡敘述了驗(yàn)證中的一些重要環(huán)節(jié)，并總結(jié)出了一套比較完善的FPGA驗(yàn)證流程，可以有效地支撐實(shí)際芯片的驗(yàn)證工作。 本文對(duì)于百萬門級(jí)專用集成電路的成功實(shí)踐，不僅是對(duì)FPGA驗(yàn)證理論的證實(shí)，而且從驗(yàn)證的思路和方法上對(duì)后續(xù)芯片有一定的指導(dǎo)意義。文中經(jīng)驗(yàn)教訓(xùn)的總結(jié)可以有效地幫助驗(yàn)證工程師達(dá)到降低芯片開發(fā)成本，縮短面市時(shí)間的目的。
上傳時(shí)間： 2013-05-17
上傳用戶：宋桃子
提高LED顯示屏畫質(zhì)的驅(qū)動(dòng)電路設(shè)計(jì)方案 ? 利用驅(qū)動(dòng)芯片快速響應(yīng)來提升LED顯示屏畫質(zhì) 解決方案： ? 將同一個(gè)時(shí)間內(nèi)輸出電流的脈沖平均打散 ? PCB最好是4層板以上，走線部份越短越好 ? VLED與VCC分開為不同電源 ? VLED及VCC對(duì)地端加上一個(gè)大的穩(wěn)壓電容
標(biāo)簽： LED 顯示屏 畫質(zhì) 驅(qū)動(dòng)電路
上傳時(shí)間： 2013-06-07
上傳用戶：gaoyining
可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動(dòng)態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動(dòng)態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構(gòu)建的可重構(gòu)系統(tǒng)在實(shí)際應(yīng)用前還有許多問題需要解決。一個(gè)基本的問題就是動(dòng)態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起，介紹了可重構(gòu)計(jì)算的概念，建立了可重構(gòu)計(jì)算系統(tǒng)模型和動(dòng)態(tài)可重構(gòu)FPGA芯片模型，在此模型上提出一個(gè)基于劃分和時(shí)延驅(qū)動(dòng)的在線布局算法，和一個(gè)基于Pathfinder協(xié)商擁塞算法的布線算法，來解決動(dòng)態(tài)可重構(gòu)FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時(shí)確保關(guān)鍵路徑的時(shí)延最小。實(shí)驗(yàn)結(jié)果表明，布局算法與傳統(tǒng)的布局算法(或者文獻(xiàn)[37]中的算法)相比，在時(shí)延上平均減少27％，在線長上平均減少34％(或者11％)，在運(yùn)行時(shí)間上平均減少42％(或者97％)。布線算法與傳統(tǒng)的布線算法相比，能夠?qū)⒕€長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
標(biāo)簽： FPGA 動(dòng)態(tài)可重構(gòu) 布局布線 算法研究
上傳時(shí)間： 2013-05-24
上傳用戶：Neoemily
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時(shí)大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動(dòng)領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實(shí)現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點(diǎn)，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計(jì)及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實(shí)現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號(hào)分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計(jì)方案，然后進(jìn)行了控制器設(shè)計(jì)。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點(diǎn)仿真的運(yùn)算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點(diǎn)仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個(gè)主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補(bǔ)償器。文中重點(diǎn)研究了DPWM和數(shù)字補(bǔ)償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對(duì)DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計(jì)了兩種數(shù)字補(bǔ)償器，并進(jìn)行了分析比較，選擇了合適的補(bǔ)償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計(jì)完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實(shí)現(xiàn)的前、后仿真，驗(yàn)證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計(jì)，采用32MHz的硬件晶振實(shí)現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實(shí)驗(yàn)結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時(shí)間： 2013-07-23
上傳用戶：kristycreasy
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐?。尤其?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
標(biāo)簽： 海事衛(wèi)星 信號(hào) 位同步 檢測
上傳時(shí)間： 2013-04-24
上傳用戶：zukfu
隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展，基于離散對(duì)數(shù)問題和大整數(shù)因子分解問題的數(shù)字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對(duì)數(shù)困難問題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優(yōu)勢(shì)，使得采用專用集成電路來實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢(shì)。因此，本課題著眼于應(yīng)用，針對(duì)基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。 本課題從實(shí)際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案：首先，對(duì)實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后，按照層次化、模塊化的設(shè)計(jì)思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設(shè)計(jì)輸入，對(duì)各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì)；采用Menter公司的ModelSim SE 6.2b工具對(duì)之進(jìn)行功能仿真，以保證底層設(shè)計(jì)的正確性。最后，在確保每個(gè)模塊的設(shè)計(jì)正確的前提下，完成電路的總體設(shè)計(jì)，再進(jìn)行總體設(shè)計(jì)的仿真與測試。 本課題對(duì)Schnorr數(shù)字簽名算法的改進(jìn)，實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對(duì)基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時(shí)間，驗(yàn)證簽名也需要不到3ms。本課題的研究對(duì)實(shí)現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值，其成果具有廣泛的應(yīng)用前景。
標(biāo)簽： 橢圓曲線 密碼體制 數(shù)字簽名算法
上傳時(shí)間： 2013-04-24
上傳用戶：獨(dú)孤求源
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
