久久男人天堂,五月亚洲婷婷,色综合天天综合色综合av

并聯機器人

網頁酷吧全站系統在此之前提供了一個新聞系統V1.0,反應十分熱烈,并有不少網友提供了不少意見例如在線編輯器等問題,并強烈要求本部提供全部程序,順應廣大網友的強烈要求,并希望本人的QQ能夠閑下來(因為實

網頁酷吧全站系統在此之前提供了一個新聞系統V1.0,反應十分熱烈,并有不少網友提供了不少意見例如在線編輯器等問題,并強烈要求本部提供全部程序,順應廣大網友的強烈要求,并希望本人的QQ能夠閑下來(因為實在太多人問我網站的種種問題了,應付不了),本站在些把全站提供下來,希望大家好好享用.

標簽： 1.0 頁新聞

上傳時間： 2013-12-05

上傳用戶：杜瑩12345
在一個QQ群的聊天中,朋友說讓我統計下各人發言的次數。并把聊天記錄（就在QQ的信息管理器里把該群的聊天記錄導出為文本文件）發給了我。我的程序實現了輸入某個該群里的QQ號碼

在一個QQ群的聊天中,朋友說讓我統計下各人發言的次數。并把聊天記錄（就在QQ的信息管理器里把該群的聊天記錄導出為文本文件）發給了我。我的程序實現了輸入某個該群里的QQ號碼，再導入聊天記錄文件，統計出該人發言的總字數。

標簽： 記錄信息管理 QQ號碼程序

上傳時間： 2015-06-28

上傳用戶：xhz1993
使用支持向量機對仿人感知器建模

使用支持向量機對仿人感知器建模，并給出了其在不規則圖形面積測量中的應用實例，附有120幅圖片及其面積，前100幅用作訓練，后20幅用作檢驗，圖片文件默認路徑為C:\MATLAB7\work\P100，即應將文件解壓到默認路徑C:\MATLAB7\work，使用其他路徑只需將程序中的圖片路徑替換即可。

標簽： 支持向量機仿人建模

上傳時間： 2016-05-03

上傳用戶：xyipie
l、設計用于競賽的四人搶答器

l、設計用于競賽的四人搶答器，功能如下： (1) 有多路搶答器，臺數為四； (2) 具有搶答開始后20秒倒計時，20秒倒計時后無人搶答顯示超時，并報警； (3) 能顯示超前搶答臺號并顯示犯規警報； (4) 能顯示各路得分，并具有加、減分功能； 2、系統復位后進入搶答狀態，當有一路搶答鍵按下時，該路搶答信號將其余各路搶答封鎖，同時鈴聲響，直至該路按鍵松開，顯示牌顯示該路搶答臺號。 3、用VHDL語言設計符合上述功能要求的四人搶答器，并用層次設計方法設計該電路

標簽： 競賽搶答器

上傳時間： 2014-11-17

上傳用戶：ynwbosss
數字電視傳輸系統中LDPC碼編碼器的研究與FPGA實現.rar

自香農先生于1948年開創信息論以來，經過將近60年的發展，信道編碼技術已經成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼，并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。目前數字電視已經成為最熱門的話題之一，用手機看北京奧運，已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準，分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近，我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。本論文以目前最重要的三個與數字電視相關的標準：數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現了前兩個標準的編碼芯片，實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。

標簽： LDPC FPGA 數字電視

上傳時間： 2013-07-07

上傳用戶：327000306
磁芯電感器的諧波失真分析

磁芯電感器的諧波失真分析摘要：簡述了改進鐵氧體軟磁材料比損耗系數和磁滯常數ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數對諧波測量的影響，提出了磁心性能的調控方向。關鍵詞：比損耗系數，磁滯常數ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產廠家和軟磁鐵氧體生產廠家，在電感器和變壓器產品的總諧波失真指標控制上，進行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術上采取了不少有效措施，促進了質量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。一、歷史回顧總諧波失真（Total harmonic distortion），簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術中就已有嚴格要求<1>。1978年郵電部公布的標準YD/Z17－78“載波用鐵氧體罐形磁心”中，規定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產生的非線性失真。這種相對比較的實用方法，專用于無中心柱配對罐形磁心的諧波衰耗測試。這種磁心主要用于載波電報、電話設備的遙測振蕩器和線路放大器系統，其非線性失真有很嚴格的要求。圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器，阻抗 150Ω，增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。測量時，所配用線圈應用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝，（線架為一格），其空心電感值為 318μH（誤差1％）被測磁心配對安裝好后，先調節振蕩器頻率為 36.6～40KHz，使輸出電平值為+17.4 dB，即選頻表在 22′端子測得的主波電平（P2）為+17.4 dB，然后在33′端子處測得輸出的三次諧波電平（P3），則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證，就可以發現諧波失真的測量是一項很精細的工作，其中測量系統的高、低通濾波器，信號源和放大器本身的三次諧波衰耗控制很嚴，阻抗必須匹配，薄膜電容器的非線性也有相應要求。濾波器的電感全由不帶任何磁介質的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對磁心分選的誤判。為了滿足多路通信整機的小型化和穩定性要求，必須生產低損耗高穩定磁心。上世紀 70 年代初，1409 所和四機部、郵電部各廠，從工藝上改變了推板空氣窯燒結，出窯后經真空罐冷卻的落后方式，改用真空爐，并控制燒結、冷卻氣氛。技術上采用共沉淀法攻關試制出了μQ乘積 60 萬和 100 萬的低損耗高穩定材料，在此基礎上，還實現了高μ7000～10000材料的突破，從而大大縮短了與國外企業的技術差異。當時正處于通信技術由FDM（頻率劃分調制）向PCM（脈沖編碼調制）轉換時期，日本人明石雅夫發表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優鐵氧體材料<3>，其磁滯系數降為優鐵

標簽： 磁芯電感器分諧波失真

上傳時間： 2014-12-24

上傳用戶：7891
基于S3C2440A的銀行評價器的設計

提出了一種以S3C2440A為核心處理器的銀行評價器的設計方案，并結合XILINX公司的XL95144XL型CPLD，輔助S3C2440A，實現該銀行評價器的各部分功能以及系統信號之間的相互協調。該評價器在系統設計上采用液晶屏顯示，代替了以往簡單的數碼管電路的顯示模式，在視覺上給人以全新的享受。同時，評價器增加了新的網絡供電方式，只要將評價器連接上網絡就可以正常工作，方便了客戶的使用。總之，此款銀行評價器采用了嵌入式系統的設計方案，大大豐富了系統功能，實現一個銀行評價器設計的新突破。 Abstract: S3C2440A of SamSung company is the core component of the embedded system. A design of bank assessor based on S3C2440A was provided in this paper. It used XL95144XL combined with S3C2440A to realize all the functions and coordination with system signals. This bank assessor used LCD to display instead of the former simple digital display and provided a new seusuous enjoment. Meanwhile，it provided a new method of network power supply，that the bank assessor could regularly work once it connected to the network，which is convenient for customers to use. In a word，this assessor takes embedded system，enriches the system’s functions and reclizes a new breakout.

標簽： S3C2440A

上傳時間： 2013-11-03

上傳用戶：taa123456
液晶并口燒錄器

歡迎使用液晶并口燒錄器，使用前請詳細閱讀以下使用說明！液晶并口燒錄器是專業針對LCDMCU燒錄更新的工具，工作原理：通過ＰＣ機LPT口（打印口）將LCD MCU語言程序寫入升級程序頭，再通過升級程序頭將LCDMCU語言程序寫入LCD驅動主板的FLASHROM中去。其整個過程只須一分鐘時間。液晶并口燒錄器，具有速度快，性能穩定、電路安全、功耗較低等特點，電路采用12Ｖ外置電源作為供電，經內部穩壓電路處理后為整機電路提供能量，保證了電路的穩定性！整機電路采用多重保護，功耗：0.25Ｗ。

標簽： 液晶并口燒錄器

上傳時間： 2013-11-21

上傳用戶：rocketrevenge
高壓雙管反激變換器的設計

高壓雙管反激變換器的設計:介紹一種雙管反激的電路拓撲，分析了其工作原理，給出了一些關鍵技術參數的計算公式，設計并研制成功的30W 380V AC5 0H z/510V DC/+15.1 V DC(1A )、+5.2VDC(2A)輔助開關電源具有功率密度高、變換效率高、可靠性高等優良的綜合性能。該變換器在高電壓輸人情況下有重要的應用價值。【關鍵詞】變換器，輔助開關電源，雙管反激 [Abstract】 A n e wt opologyfo rd oubles witchfl ybackc onverteris in troduced.Th eo perationp rincipleis a nalyzeda nds ome for mulas for calculating key parameters for the topology are presented. The designed and produced auxiliary switching power supply,i. e. 30W 380V AC5 0H z/5 10V DC/+15.1 V DC《1A )、+5.2 V DC《2A )，hase xcellentc omprehensivep erformances sucha sh ighp owerd ensity, hi ghc onversione fficiencya ndh ighr eliability.Th isc onverterh asim portanta pplicationv aluef orh igh input voltag [Keywords ]converter,au xiliary switchingp owers upply,do ubles witchf lybac

標簽： 雙管反激變換器

上傳時間： 2013-11-01

上傳用戶：Ants
基于FPGA的多路高速串并轉換器設計

高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES

標簽： FPGA 多路串并轉換

上傳時間： 2013-11-03

上傳用戶：王小奇