專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T-17172-1997-四一七-條碼.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：科學(xué)怪人
專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T-2470-1995-電子設(shè)備用固定電阻器、固定電容器型號(hào)命名方法.pdf
上傳時(shí)間： 2013-06-19
上傳用戶：evil
專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T-2828.1-2003-計(jì)數(shù)抽樣檢驗(yàn)程序-第一部分-81頁(yè)-5.2M.pdf
標(biāo)簽： 2828.1 GB-T 2003 5.2
上傳時(shí)間： 2013-04-24
上傳用戶：damozhi
TMS320F281X系列DSP的C語(yǔ)言頭文件和外設(shè)例程
上傳時(shí)間： 2013-07-16
上傳用戶：793212294
可以打開(kāi)pdg文件，即裝即用！！！！！！！！111
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
ARM的開(kāi)發(fā)流程、最小系統(tǒng)、啟動(dòng)文件詳解：包括最小系統(tǒng)實(shí)例詳解和軟件環(huán)境介紹
標(biāo)簽： ARM 開(kāi)發(fā)流程 最小系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：330402686
印制電路板設(shè)計(jì)技術(shù)指導(dǎo)文件,印制電路板設(shè)計(jì)技術(shù)指導(dǎo)文件
標(biāo)簽： 電子 印制電路板 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-08-02
上傳用戶：dave520l
本論文結(jié)合珠海市科技攻關(guān)項(xiàng)目"SVG在辦公套件中的應(yīng)用研究及開(kāi)發(fā)"和金山軟件股份有限公司“演示文稿在線美化-SVG渲染引擎開(kāi)發(fā)”項(xiàng)目，以打印機(jī)驅(qū)動(dòng)程序、SVG、C＃、C和JavaScript為基礎(chǔ)，重點(diǎn)研究了SVG文件的生成、解析、顯示及其應(yīng)用。 本文緒論部分綜述了本課題的研究背景、研究目的、研究意義及SVG在諸多領(lǐng)域的應(yīng)用前景，然后從SVG標(biāo)準(zhǔn)的發(fā)展、SVG文件的生成及渲染三個(gè)方面分別介紹了國(guó)內(nèi)外研究現(xiàn)狀及本課題的主要研究?jī)?nèi)容。接著詳細(xì)介紹了可擴(kuò)展標(biāo)記語(yǔ)言XML以及可縮放矢量圖形SVG。在此基礎(chǔ)上，探討了如何將各種格式的文檔轉(zhuǎn)換為SVG文件，提出了一個(gè)通用的方法一利用打印機(jī)驅(qū)動(dòng)程序輸出SVG文件，詳細(xì)介紹了打印體系結(jié)構(gòu)、打印機(jī)驅(qū)動(dòng)程序功能、打印機(jī)驅(qū)動(dòng)程序組件、Windows打印流程及打印機(jī)驅(qū)動(dòng)程序相關(guān)的DDI函數(shù)。在比較了DOM和SAX這兩種XML解析方式的基礎(chǔ)上，鑒于SVG自身的特點(diǎn)及渲染時(shí)對(duì)SVG元素隨機(jī)訪問(wèn)的需要，采用DOM接口實(shí)現(xiàn)了基于．Net Framework XML解析模型的SVG解析框架，采用GDI+實(shí)現(xiàn)了SVG顯示框架；同時(shí)給出了SVG文檔對(duì)象模型與GDI+圖形對(duì)象模型的具體映射關(guān)系，并基于此映射模型實(shí)現(xiàn)了SVG靜態(tài)圖形圖像正確高效的顯示。本論文根據(jù)SVG相關(guān)標(biāo)準(zhǔn)對(duì)SVG技術(shù)進(jìn)行了一些應(yīng)用研究，有助于SVG技術(shù)在相關(guān)行業(yè)的應(yīng)用。 論文通過(guò)一個(gè)SVG文件轉(zhuǎn)換實(shí)例和一個(gè)SVG文件渲染實(shí)例例證了SVG文件生成與SVG文件解析和顯示的可行性。
標(biāo)簽： SVG 應(yīng)用研究
上傳時(shí)間： 2013-04-24
上傳用戶：shinesyh
H．264/AVC規(guī)范是由國(guó)際電聯(lián)(ITU-T)和國(guó)際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個(gè)特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯(cuò)能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯(cuò)誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來(lái)的代價(jià)是復(fù)雜度極高的編碼過(guò)程，尤其是在嵌入式系統(tǒng)中實(shí)現(xiàn)具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標(biāo)準(zhǔn)的開(kāi)源代碼T264向DM642平臺(tái)的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實(shí)現(xiàn)方法實(shí)現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡(jiǎn)便易行，效果良好；底層的實(shí)現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實(shí)現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對(duì)DM642和H.264有很深刻的理解。 目前本設(shè)計(jì)已成功完成H.264.算法在DM642開(kāi)發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計(jì)還繼續(xù)使用優(yōu)化后的編碼器實(shí)現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開(kāi)發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。
上傳時(shí)間： 2013-06-23
上傳用戶：qqiang2006
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
