亚洲一区二区免费,美足av综合网,深夜成人在线

并行方式

WCDMA下行鏈路同步的研究和FPGA實現(xiàn).rar

同步技術在許多通訊系統(tǒng)中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現(xiàn)中充當了很重要的角色，所以研究如何在FPGA上實現(xiàn)同步算法是非常具有實際意義的。本文討論了三步小區(qū)搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。本文對三步小區(qū)搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節(jié)省資源和運行穩(wěn)定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現(xiàn)方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現(xiàn)；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。與以往的WCDMA同步的FPGA實現(xiàn)相比，本文提出的實現(xiàn)方案巧妙地利用了FPGA的并行運算結(jié)構(gòu)，在XILINX的V4芯片上只用了500個slice就完成了整個小區(qū)搜索，最大限度地節(jié)省了資源，為小區(qū)搜索在FPGA中的模塊小型化提供了途徑。

標簽： WCDMA FPGA 下行鏈路

上傳時間： 2013-08-05

上傳用戶：leileiq
基于FFT的GPS信號并行捕獲的研究及其FPGA實現(xiàn).rar

本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號處理實時性的要求。論文的主體部分首先簡單分析了擴頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細闡述了GPS信號的特點，并根據(jù)GPS信號的組成特點介紹了接收機的體系結(jié)構(gòu)。其次，通過對GPS接收機信號捕獲方案的深入研究，確定了捕獲速度快且實現(xiàn)復雜度不是很高的基于FFT的并行捕獲方案，并對該方案提出了幾點改進的措施，根據(jù)前面的分析，提出了系統(tǒng)的實現(xiàn)方案，利用MATLAB對該系統(tǒng)進行仿真，仿真的結(jié)果充分的驗證了方案的可行性。接著，對于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設計中沒有采用ALTERA提供的IP核，獨立設計實現(xiàn)了基于FPGA的FFT處理器，并通過對一組數(shù)據(jù)在MATLAB中運算得到結(jié)果和FPGA輸出結(jié)果相對比，可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現(xiàn)，通過捕獲的FPGA時序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號。最后，對全文整個研究工作進行總結(jié)，并指出以后繼續(xù)研究的方向。本課題雖然是對于GPS接收機的研究，但其原理與GALILEO、北斗等導航系統(tǒng)的接收機相近，因此該課題的研究對我國衛(wèi)星導航事業(yè)的發(fā)展起到了積極的推動作用。

標簽： FPGA FFT GPS

上傳時間： 2013-08-06

上傳用戶：青春123
基于FPGA的多通道DMA控制器的IP核設計.rar

當前，隨著電子技術的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應機制；在傳輸模塊中采用狀態(tài)機的設計思想設計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結(jié)果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩(wěn)定。

標簽： FPGA DMA 多通道

上傳時間： 2013-05-16

上傳用戶：希醬大魔王
基于FPGA的數(shù)字視頻光纖傳輸系統(tǒng)的設計.rar

隨著計算機技術和通信技術的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。本文將視頻壓縮技術和光纖傳輸技術相結(jié)合，設計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復用和無損壓縮技術，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復用/解復用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領域。本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。

標簽： FPGA 數(shù)字視頻光纖傳輸系統(tǒng)

上傳時間： 2013-06-27

上傳用戶：幾何公差
基于FPGA的矩陣運算實現(xiàn).rar

密集型的矩陣運算在信號處理和圖像處理中被廣泛應用，而且往往需要系統(tǒng)進行實時運算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運算的高速實現(xiàn)方法是很有意義的。FPGA的運算速度快并且可以并行運算，和其它矩陣運算的實現(xiàn)方式相比，F(xiàn)PGA有其獨特的優(yōu)勢。本文主要設計并實現(xiàn)了基于FPGA的各種矩陣運算模塊。本文首先介紹了矩陣運算的特點和原理，接著討論了FPGA浮點運算單元的VHDL設計方法，在此基礎上，設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊，給出矩陣階數(shù)擴大時各種矩陣運算的分塊實現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運算精度、時間復雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺上進行了調(diào)試和測試，并通過USB接口將矩陣運算結(jié)果送入PC機，驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。

標簽： FPGA 矩陣運算

上傳時間： 2013-06-08

上傳用戶：小楓殘月
基于FPGA的高速IIR數(shù)字濾波器設計與實現(xiàn).rar

數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。本文研究了ⅡR數(shù)字濾波器的常用設計方法，在分析各種ⅡR實現(xiàn)結(jié)構(gòu)的基礎上，利用MATLAB針對并聯(lián)型結(jié)構(gòu)的ⅡR數(shù)字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設計的ⅡR數(shù)字濾波器的實現(xiàn)結(jié)構(gòu)以及中間數(shù)據(jù)精度。然后基于FPGA的結(jié)構(gòu)特點，研究了ⅡR數(shù)字濾波器的FPGA設計與實現(xiàn)，提出應用流水線技術和并行處理技術相結(jié)合的方式來提高ⅡR數(shù)字濾波器處理速度的方法，同時又從ⅡR數(shù)字濾波器的結(jié)構(gòu)特性出發(fā)，提出利用ⅡR數(shù)字濾波器的分解技術來改善ⅡR濾波器的設計。在ⅡR實現(xiàn)方面，本文采用Verilog HDL語言編寫了相應的硬件實現(xiàn)程序，將內(nèi)置SignalTap Ⅱ邏輯分析器的ⅡR設計下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試，同時利用HP頻譜儀進行定性與定量的觀測，仿真與實驗測試結(jié)果表明設計方法正確有效。

標簽： FPGA IIR 數(shù)字

上傳時間： 2013-04-24

上傳用戶：rockjablew
軟件無線電中FIR濾波器的Matlab設計及FPGA實現(xiàn).rar

軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標準的提出，日益受到國內(nèi)外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術的TD-SCDMA作為通信史上第一個“中國標準”，有望扭轉(zhuǎn)多年來我國移動通信制造業(yè)的被動局面，是實現(xiàn)信息產(chǎn)業(yè)騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統(tǒng)互聯(lián)和升級變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號重構(gòu)、多抽樣率信號處理、積分梳狀濾波器等理論分析，重點闡釋了FIR濾波器的設計方法及濾波器的FPGA實現(xiàn)等技術問題。本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分數(shù)倍抽樣率變換，并分析了網(wǎng)絡結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設計理論。緊接著重點闡述了軟件無線電中FIR濾波器的設計理論，包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設計方法所能達到的性能指標及優(yōu)缺點，并結(jié)合工程實例給出了相關的Matlab程序。并對FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長的確定等問題進行了分析。此外，也介紹了在Matlab進行輔助設計時一些常用函數(shù)和命令的用法。本文選用FPGA來實現(xiàn)中頻軟件無線電，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實現(xiàn)的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設計中的關鍵技術和在信號處理中的設計原則以后，重點介紹了FIR濾波器的FPGA實現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡法以及分段FIFO等實現(xiàn)方法。最后，提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果，提高設計效率。并結(jié)合工程實例詳盡的介紹了FIR濾波器的設計開發(fā)流程。

標簽： Matlab FPGA FIR

上傳時間： 2013-04-24

上傳用戶：gengxiaochao
基于FPGA的磁盤陣列控制器的硬件設計與實現(xiàn).rar

隨著存儲技術的迅速發(fā)展，存儲業(yè)務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現(xiàn)RAID控制器硬件設計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。

標簽： FPGA 磁盤陣列控制器

上傳時間： 2013-04-24

上傳用戶：jeffery
基于FPGA的甚短距離高速并行光傳輸系統(tǒng)研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內(nèi)進行數(shù)據(jù)傳輸?shù)墓鈧鬏敿夹g.它主要應用于網(wǎng)絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構(gòu)建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網(wǎng)的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉(zhuǎn)換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉(zhuǎn)換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據(jù).根據(jù)萬兆以太網(wǎng)的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網(wǎng)在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網(wǎng)上,實現(xiàn)低成本、構(gòu)建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉(zhuǎn)換器集成電路和萬兆以太網(wǎng)的SERDES的設計和仿真,并給出了各模塊的電路結(jié)構(gòu)和仿真結(jié)果.仿真的結(jié)果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
全并行Viterbi譯碼器的FPGA實現(xiàn)

　　本文對于全并行Viterbi譯碼器的設計及其FPGA實現(xiàn)方案進行了研究，并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。　　首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經(jīng)典算法，對這些算法的硬件結(jié)構(gòu)設計進行優(yōu)化并利用FPGA實現(xiàn)，而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結(jié)果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統(tǒng)上的誤碼率測試性能結(jié)果。　　測試結(jié)果表明，系統(tǒng)的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽脠龊稀?/p>
標簽： Viterbi FPGA 并行譯碼器

上傳時間： 2013-07-30

上傳用戶：13913148949