<li id="kwmem"></li> <strike id="kwmem"></strike>
專輯類-實用電子技術專輯-385冊-3.609G 大功率LED制程技術手冊-100頁-3.0M.pdf
上傳時間： 2013-06-19
上傳用戶：cylnpy
專輯類-課件教程類專輯-64個-3.44G PCB制程綜覽-279頁-3.3M.ppt
上傳時間： 2013-05-17
上傳用戶：夢不覺、
28335的ADC_DMA例程，有助于新手學習，一個簡單的例程
上傳時間： 2013-04-24
上傳用戶：離殤
TMS320F281X系列DSP的C語言頭文件和外設例程
上傳時間： 2013-07-16
上傳用戶：793212294
單片機串口通信例程，對于初次接觸單片機串口編程的朋友是一個很好的借鑒-
標簽： 串口通訊
上傳時間： 2013-06-07
上傳用戶：奇奇奔奔
十多年來，隨著信息技術、電子技術和通訊技術的發(fā)展，嵌入式系統(tǒng)已經獲得了空前的應用和發(fā)展。隨著嵌入式應用系統(tǒng)功能復雜度的提高、對軟件產品的非功能約束的特別關注以及由于市場的激烈競爭導致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發(fā)人員面臨著嚴峻的危機和挑戰(zhàn)。傳統(tǒng)的結構化開發(fā)方法已經顯得力不從心，于是嵌入式軟件開發(fā)人員在軟件開發(fā)中引入了目前較為流行的“面向對象方法(OO)”，．但是目前對該方法的應用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開發(fā)方法上，不能很好地保證軟件復用和代碼的重用，因此難以滿足市場對嵌入式軟件開發(fā)效率和開發(fā)質量的要求。 本課題的研究內容是應用面向對象方法的框架技術，對嵌入式系統(tǒng)領域的專有結構組件進行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領域的通用實時框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點一最大限度實現(xiàn)軟件重用外，最突出的是具備以下兩個特點： 1、功能和非功能的分離 在應用面向對象的技術時，傳統(tǒng)的嵌入式軟件開發(fā)方法關注的重點是軟件結構和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實現(xiàn)系統(tǒng)功能需求的同時，保證軟件系統(tǒng)的非功能性需求的實現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來，為它們單獨設計組件。開發(fā)人員在應用該框架進行嵌入式軟件設計時，只需要關注功能需求的實現(xiàn)，對于實時性、調度等非功能需求的實現(xiàn)可以通過調用ARTIC提供的時間管理模型和任務調度模型直接實現(xiàn)。 2、基于狀態(tài)機的主動對象設計模式 根據嵌入式系統(tǒng)通常由多個控制線程組成的特點，應用基于狀態(tài)機的主動對象設計模式，把嵌入式軟件系統(tǒng)構建成多個主動對象的緝合。相對于傳統(tǒng)的面向對象方法，本文提出的主動對象的最大特點在于：它提供對事件隊列、控制線程和表示主動對象動態(tài)行為狀態(tài)機等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應用能夠幫助嵌入式軟件的開發(fā)人員快速地開發(fā)出高質量的嵌入式軟件，除此之外，因為它包含了一個微小的實時操作系統(tǒng)(RTOS) 報包裝，在某些場合可以作為一個簡易的RTOS使用。為了驗證ARTIC的性能，本文將該框架應用于硬幣搬送實時控制系統(tǒng)的開發(fā)設計，從該系統(tǒng)的應用中充分體現(xiàn)了ARTIC框架的優(yōu)點。
標簽： 面向對象的 嵌入式系統(tǒng) 軟件開發(fā)
上傳時間： 2013-06-21
上傳用戶：cxl274287265
高性能ADC產品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
隨著信息時代的到來，用戶對數(shù)據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發(fā)錯誤的糾錯能力也很強，被廣泛應用在數(shù)字通信、數(shù)據存儲系統(tǒng)中，以滿足對數(shù)據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理，使編解碼的數(shù)據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現(xiàn)數(shù)據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細闡述了其FPGA的實現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號處理實時性的要求。 論文的主體部分首先簡單分析了擴頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細闡述了GPS信號的特點，并根據GPS信號的組成特點介紹了接收機的體系結構。其次，通過對GPS接收機信號捕獲方案的深入研究，確定了捕獲速度快且實現(xiàn)復雜度不是很高的基于FFT的并行捕獲方案，并對該方案提出了幾點改進的措施，根據前面的分析，提出了系統(tǒng)的實現(xiàn)方案，利用MATLAB對該系統(tǒng)進行仿真，仿真的結果充分的驗證了方案的可行性。接著，對于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設計中沒有采用ALTERA提供的IP核，獨立設計實現(xiàn)了基于FPGA的FFT處理器，并通過對一組數(shù)據在MATLAB中運算得到結果和FPGA輸出結果相對比，可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現(xiàn)，通過捕獲的FPGA時序仿真波形，證明了該系統(tǒng)已經能成功地捕獲到GPS信號。最后，對全文整個研究工作進行總結，并指出以后繼續(xù)研究的方向。 本課題雖然是對于GPS接收機的研究，但其原理與GALILEO、北斗等導航系統(tǒng)的接收機相近，因此該課題的研究對我國衛(wèi)星導航事業(yè)的發(fā)展起到了積極的推動作用。
上傳時間： 2013-08-06
上傳用戶：青春123
JPEG 2000是為適應不斷發(fā)展的圖像壓縮應用而出現(xiàn)的新的靜止圖像壓縮標準，小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領域得到廣泛的應用。通過提升的方法很容易構造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設計。在當今數(shù)字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領域的應用已經成為當今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據JPEG 2000推薦無損提升小波算法和有損提升小波算法，設計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構造方法，并介紹了數(shù)字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構造小波基以及傳統(tǒng)小波變換的提升實現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結構及其設計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結構，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結構特點，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設計和二維變換模塊設計。一維提升小波變換模塊采用兩種不同的電路結構進行設計-低速低功耗的串行流水線結構和高速高功耗的并行陣列結構。同樣，二維小波變換模塊也采用了兩種不同的電路結構進行設計-低速低功耗的折疊結構和高速高功耗的串行結構。 文章對提升小波變換的FPGA實現(xiàn)中的大量細節(jié)問題進行了討論，給出了每種結構提升小波變換模塊的電路原理圖，并對原理圖進行了仿真測試，仿真測試結果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應領域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
