?? 并行計算技術資料

?? 資源總數：10946

?? 源代碼：21628

并行計算或稱平行計算是相對于串行計算來說的。它是一種一次可執行多個指令的算法，目的是提高計算速度，及通過擴大問題求解規模，解決大型而復雜的計算問題。所謂并行計算可分為時間上的并行和空間上的并行。時間上的并行就是指流水線技術，而空間上的并行則是指用多個處理器并發的執行計算。

?? 并行計算熱門資料

查看全部10946個資源 ?

UC3842/UC3843系列頻率計算

許多資料上都寫有UC3842/3的頻率計算公式，有的資料上為：1.72/Rt×Ct；也有的資料上為：     1.8/Rt×Ct，其實這些公式都為近似值，條件為...

?? 2013-06-12 ?? telukeji

UC 3842 3843 頻率計算

基于FPGA/CPLD實現的FFT算法與仿真分析

可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主...

?? 2013-07-18 ?? wpt

FPGA CPLD FFT 算法

基于FPGA的甚短距離高速并行光傳輸系統研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新...

?? 2013-07-14 ?? han0097

FPGA 短距離光傳輸高速并行

RS（255，223）譯碼器的FPGA實現及其性能測試

　　本課題首先研究了常規的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器，通過這些優化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現了流水線...

?? 2013-06-29 ?? gokk

FPGA 255 223 譯碼器

全并行Viterbi譯碼器的FPGA實現

　　本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。　　首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結...

?? 2013-07-30 ?? 13913148949

Viterbi FPGA 并行譯碼器