CoLIN 人工語(yǔ)言模擬 漢化版 2002年8月9日 原作者 布朗 alan j. brown 15 Kinloch Road Renfrew Scotland PA4 0RJ alan@barc0de.demon.co.uk http://www.barc0de.demon.co.uk/ 漢化者 陳輝 主頁(yè)： http://go2debug.yeah.net 郵件： go2debug@hotmail.com ICQ： 149054569 簡(jiǎn)介 通過(guò)菜單可以清空數(shù)據(jù)庫(kù)。 程序會(huì)從你的輸入中學(xué)習(xí)，如果你不想這樣，就請(qǐng)關(guān)閉學(xué)習(xí)功能。 原作者聲明 This program is giftware. If you like it send me something nice. Copyright is fully reserved by Alan J. Brown, any program developed from the CoLIN source code must give Alan J. Brown appropriate credit. 更多問(wèn)題 請(qǐng)到我的主頁(yè) http://go2debug.yeah.net 或者給我發(fā)信 go2debug@hotmail.com 另外在布朗的主頁(yè)上有留言板
標(biāo)簽： j. Scotland Kinloch Renfrew
上傳時(shí)間： 2014-01-20
上傳用戶：彭玖華
蒙特卡羅期權(quán)定價(jià) 布朗橋方法 分層樣本方法
上傳時(shí)間： 2017-07-30
上傳用戶：奇奇奔奔
這是一個(gè)關(guān)于建立分?jǐn)?shù)布朗信號(hào)的Matlab程序。
標(biāo)簽： Matlab 分?jǐn)?shù) 信號(hào) 程序
上傳時(shí)間： 2013-12-15
上傳用戶：hanli8870
考勤管理系統(tǒng) vc＋＋和ACCESS2003實(shí)現(xiàn)的，很簡(jiǎn)單的 布朗
標(biāo)簽： ACCESS 2003 考勤管理系統(tǒng)
上傳時(shí)間： 2015-11-09
上傳用戶：kbnswdifs
1-1前言一般人所能夠感受到聲音的頻率約介於5H2-20KHz，超音波（Ultrasonic wave）即爲(wèi)頻率超過(guò)20KHz以上的音波或機(jī)械振動(dòng)，因此超音波馬達(dá)就是利用超音波的彈性振動(dòng)頻率所構(gòu)成的制動(dòng)力。超音波馬達(dá)的內(nèi)部主要是以壓電陶瓷材料作爲(wèi)激發(fā)源，其成份是由鉛（Pb）、結(jié)（Zr）及鈦（Ti）的氧化物皓鈦酸鉛（Lead zirconate titanate，PZT）製成的。將歷電材料上下方各黏接彈性體，如銅或不銹鋼，並施以交流電壓於壓電陶瓷材料作爲(wèi)驅(qū)動(dòng)源，以激振彈性體，稱此結(jié)構(gòu)爲(wèi)定子（Stator），將其用彈簧與轉(zhuǎn)子Rotor）接觸，將所産生摩擦力來(lái)驅(qū)使轉(zhuǎn)子轉(zhuǎn)動(dòng)，由於壓電材料的驅(qū)動(dòng)能量很大，並足以抗衡轉(zhuǎn)子與定子間的正向力，雖然伸縮振幅大小僅有數(shù)徵米（um）的程度，但因每秒之伸縮達(dá)數(shù)十萬(wàn)次，所以相較於同型的電磁式馬達(dá)的驅(qū)動(dòng)能量要大的許多。超音波馬達(dá)的優(yōu)點(diǎn)爲(wèi)：1，轉(zhuǎn)子慣性小、響應(yīng)時(shí)間短、速度範(fàn)圍大。2，低轉(zhuǎn)速可產(chǎn)生高轉(zhuǎn)矩及高轉(zhuǎn)換效率。3，不受磁場(chǎng)作用的影響。4，構(gòu)造簡(jiǎn)單，體積大小可控制。5，不須經(jīng)過(guò)齒輸作減速機(jī)構(gòu)，故較爲(wèi)安靜。實(shí)際應(yīng)用上，超音波馬達(dá)具有不同於傳統(tǒng)電磁式馬達(dá)的特性，因此在不適合應(yīng)用傳統(tǒng)馬達(dá)的場(chǎng)合，例如：間歇性運(yùn)動(dòng)的裝置、空間或形狀受到限制的場(chǎng)所；另外包括一些高磁場(chǎng)的場(chǎng)合，如核磁共振裝置、斷層掃描儀器等。所以未來(lái)在自動(dòng)化設(shè)備、視聽音響、照相機(jī)及光學(xué)儀器等皆可應(yīng)用超音波馬達(dá)來(lái)取代。
標(biāo)簽： 超聲波電機(jī)
上傳時(shí)間： 2022-06-17
上傳用戶：
由于低場(chǎng)磁共振自由感應(yīng)（FID-Free Induction Decay）信號(hào)十分微弱,信噪比低,所以信號(hào)放大電路的設(shè)計(jì)、調(diào)試具有一定的困難.該文首先對(duì)低場(chǎng)磁共振電路系統(tǒng)的各個(gè)功能模塊進(jìn)行了分析,并估算了低場(chǎng)磁共振的信號(hào)幅值,然后重點(diǎn)對(duì)天線接口和前置放大兩個(gè)電路模塊進(jìn)行了分析研究.天線接口電路是射頻發(fā)射電路、信號(hào)接收電路與磁體天線的接口電路.針對(duì)接收信號(hào)弱、信噪比低的情況,天線接口電路不但要實(shí)現(xiàn)天線的三個(gè)狀態(tài)（發(fā)射、泄放、接收）間的切換,而且要對(duì)信號(hào)進(jìn)行無(wú)源放大.該文在完成了天線接口電路功能分析后,建立了簡(jiǎn)化模型,然后對(duì)其參數(shù)進(jìn)行分析計(jì)算,得出了滿足最大放大倍數(shù)和期望帶寬時(shí)的調(diào)試指導(dǎo)參數(shù),還據(jù)此設(shè)計(jì)了校驗(yàn)信號(hào)發(fā)生電路.前置放大電路主要完成磁共振FID信號(hào)的有源放大.該文在進(jìn)行了方案討論后,給出了具體的前置放大電路,并對(duì)其工作狀態(tài)進(jìn)行了靜態(tài)工作點(diǎn)計(jì)算和動(dòng)態(tài)仿真分析,計(jì)算了增益系數(shù),分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設(shè)計(jì)特點(diǎn),分析了低場(chǎng)磁共振信號(hào)放大電路的噪聲干擾的來(lái)源、種類;討論了器件選擇、電路布板等方面的注意事項(xiàng);給出了減小噪聲干擾的一些具體措施.
標(biāo)簽： FID 磁共振 信號(hào)放大電路
上傳時(shí)間： 2013-06-01
上傳用戶：hanli8870
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種可實(shí)現(xiàn)多層次邏輯器件。基于SRAM的FPGA結(jié)構(gòu)由邏輯單元陣列來(lái)實(shí)現(xiàn)所需要的邏輯函數(shù)。FPGA中，互連線資源是預(yù)先定制的，這些資源是由各種長(zhǎng)度的可分割金屬線，緩沖器和．MOS管實(shí)現(xiàn)的，所以相對(duì)于ASIC中互連線所占用的面積更大。為了節(jié)省芯片面積，一般都采用單個(gè)MOS晶體管來(lái)連接邏輯資源。MOS晶體管的導(dǎo)通電阻可以達(dá)到千歐量級(jí)，可分割金屬線段的電阻相對(duì)于MOS管來(lái)說(shuō)是可以忽略的，然而它和地之間的電容達(dá)到了0.1pf[1]。為了評(píng)估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結(jié)果，但是基于此模型需要花費(fèi)太多的時(shí)間。這在基于時(shí)序驅(qū)動(dòng)的工藝映射和布局布線以及靜態(tài)時(shí)序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關(guān)盒都是由MOS管組成的。FPGA中的時(shí)延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對(duì)于MOS管的建模對(duì)FPGA時(shí)延估算有很大的影響意義。對(duì)于MOS管，Muhammad[15]采用導(dǎo)通電阻來(lái)代替MOS管，然后用。Elmore[3]時(shí)延和Rubinstein[4]時(shí)延模型估算互連時(shí)延。Elmore時(shí)延用電路的一階矩來(lái)近似信號(hào)到達(dá)最大值50％時(shí)的時(shí)延，而Rubinstein也是通過(guò)計(jì)算電路的一階矩估算時(shí)延的上下邊界來(lái)估算電路的時(shí)延，然而他們都是用來(lái)計(jì)算RC互連時(shí)延。傳輸管是非線性器件，所以沒(méi)有一個(gè)固定的電阻，這就造成了Elmore時(shí)延和Rubinstein時(shí)延模型的過(guò)于近似的估算，對(duì)整體評(píng)估FPGA的性能帶來(lái)負(fù)面因素。 本論文提出快速而精確的現(xiàn)場(chǎng)可編程門陣列FPGA中的互連資源MOS傳輸管時(shí)延模型。首先從階躍信號(hào)推導(dǎo)出適合50％時(shí)延的等效電阻模型，然后在斜坡輸入的時(shí)候，給出斜坡輸入時(shí)的時(shí)延模型，并且給出等效電容的計(jì)算方法。結(jié)果驗(yàn)證了我們精確的時(shí)延模型在時(shí)間上的開銷少的性能。 在島型FPGA中，單個(gè)傳輸管能夠被用來(lái)作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨(dú)作為輸入或者輸出管腳，以致于它們不是一個(gè)線網(wǎng)的起點(diǎn)就是線網(wǎng)的終點(diǎn)。而這恰恰忽略了管腳實(shí)際在物理上可以作為互連線來(lái)使用的情況(VPR認(rèn)為dogleg現(xiàn)象本身對(duì)性能提高不多)。本論文通過(guò)對(duì)dogleg現(xiàn)象進(jìn)行了探索，并驗(yàn)證了在使用SUBSET開關(guān)盒的情況下，dogleg能提高FPGA的布通率。
上傳時(shí)間： 2013-07-24
上傳用戶：yezhihao
PCB 布線原則連線精簡(jiǎn)原則連線要精簡(jiǎn)，盡可能短，盡量少拐彎，力求線條簡(jiǎn)單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，ÈRA、¡ROM存存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線¡三¡過(guò)過(guò)孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)孔也往往會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來(lái)說(shuō)，選Ó10/20mi（（鉆¿焊焊盤）的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了（當(dāng)孔的深度超過(guò)鉆孔直徑µ6倍倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅）；對(duì)于電源或地線的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過(guò)孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線盡量不換層，即盡量不要使用不必要的過(guò)孔¡���?電電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線越短越好¡���?在在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過(guò)孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線¡?時(shí)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)ÀI/O線線和接插件¡?時(shí)時(shí)鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射¡? MCU無(wú)無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘¡?對(duì)¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直¡?對(duì)對(duì)噪聲敏感的線不要與大電流，高速開關(guān)線并行¡?弱弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容，使用管狀電容時(shí)，外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過(guò)細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時(shí)（面積超¹500平平方毫米），應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤來(lái)表示，這些焊盤（包括過(guò)孔）均會(huì)自動(dòng)不上阻焊油，但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫出無(wú)阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過(guò)孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工，組裝的工藝有足夠的認(rèn)識(shí)和了解，例È5mil的的線做腐蝕要±8mil難難，所以價(jià)格要高，過(guò)孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬(wàn)不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng)，所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過(guò)降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
上傳時(shí)間： 2013-11-24
上傳用戶：氣溫達(dá)上千萬(wàn)的
差動(dòng)保護(hù)整定范例一： 三圈變壓器參數(shù)如下表： 變壓器容量Se 31500KVA 變壓器接線方式 Yn，y，d11 變壓器變比Ue 110kV/35kV/10kV 110kV側(cè)TA變比nTA 300/5 35KV側(cè)TA變比nTA 1000/5 10KV側(cè)TA變比nTA 2000/5 TA接線 外部變換方式 一次接線 10kV側(cè)雙分支 調(diào)壓ΔU ±8×1.25% 電流互感器接線系數(shù)Kjx 當(dāng)為Y接線時(shí)為1，當(dāng)為Δ接線時(shí)為 區(qū)外三相最大短路電流 假設(shè)為1000A(此值需根據(jù)現(xiàn)場(chǎng)情況計(jì)算確定) 計(jì)算： 高壓側(cè)二次額定電流 中壓側(cè)二次額定電流 低壓側(cè)二次額定電流
標(biāo)簽： 變壓器 差動(dòng)保護(hù) 工程師 整定
上傳時(shí)間： 2013-11-01
上傳用戶：edisonfather
單片機(jī)仿真軟件Proteus是英國(guó)Labcenter electronics公司出版的EDA工具軟件，下面不僅介紹了它的使用方法和Proteus 特色功能，以下還有Proteus的安裝方法。Proteus它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。它是目前最好的仿真單片機(jī)及外圍器件的工具。雖然目前國(guó)內(nèi)推廣剛起步，但已受到單片機(jī)愛(ài)好者、從事單片機(jī)教學(xué)的教師、致力于單片機(jī)開發(fā)應(yīng)用的科技工作者的青睞。Proteus是世界上著名的EDA工具(仿真軟件)，從原理圖布圖、代碼調(diào)試到單片機(jī)與外圍電路協(xié)同仿真，一鍵切換到PCB設(shè)計(jì)，真正實(shí)現(xiàn)了從概念到產(chǎn)品的完整設(shè)計(jì)。是目前世界上唯一將電路仿真軟件、PCB設(shè)計(jì)軟件和虛擬模型仿真軟件三合一的設(shè)計(jì)平臺(tái)，其處理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，2010年即將增加Cortex和DSP系列處理器，并持續(xù)增加其他系列處理器模型。在編譯方面，它也支持IAR、Keil和MPLAB等多種編譯器。 proteusV7.5 SP3中文版安裝方法 1.執(zhí)行setup75 Sp3.exe安裝proteus 7.5 Sp3; 2.添加licence時(shí)指定到Grassington North Yorkshire.lxk; 3.安裝完成后執(zhí)行LXK Proteus 7.5 SP3 v2.1.,將目錄指定到X:\Program Files\Labcenter Electronics\Proteus 7 Professional (X是你安裝的盤符)， 然后執(zhí)行update; 漢化方法 將漢化文件解壓覆蓋到X:\Program Files\Labcenter Electronics\Proteus 7 Professional \BIN 單片機(jī)仿真軟件Proteus 使用方法 Proteus軟件破解版是根據(jù)官方放出的Demo版制作而成，其中有很多器件由于沒(méi)有仿真模型而無(wú)法使用，該軟件最大的優(yōu)點(diǎn)在于能夠?qū)ΤＳ梦⒖刂破鬟M(jìn)行仿真，適合于剛剛接觸單片機(jī)以及進(jìn)行數(shù)模電綜合仿真的用戶使用，但是由于仿真精度等等原因，仿真結(jié)果不夠精細(xì)，甚至可能有錯(cuò)誤，不要盲目信任仿真結(jié)果。 Proteus(海神)的ISIS是一款Labcenter出品的電路分析實(shí)物仿真系統(tǒng)，可仿真各種電路和IC，并支持單片機(jī)，元件庫(kù)齊全，使用方便，是不可多得的專業(yè)的單片機(jī)軟件仿真系統(tǒng)。 單片機(jī)仿真軟件Proteus 特色功能 ① 全部滿足我們提出的單片機(jī)軟件仿真系統(tǒng)的標(biāo)準(zhǔn)，并在同類產(chǎn)品中具有明顯的優(yōu)勢(shì)。 ②具有模擬電路仿真、數(shù)字電路仿真、單片機(jī)及其外圍電路組成的系統(tǒng)的仿真、RS-232動(dòng)態(tài)仿真、C調(diào)試器、SPI調(diào)試器、鍵盤和LCD系統(tǒng)仿真的功能；有各種虛擬儀器，如示波器、邏輯分析儀、信號(hào)發(fā)生器等。 ③ 目前支持的單片機(jī)類型有：68000系列、8051系列、AVR系列、PIC12系列、PIC16系列、PIC18系列、Z80系列、HC11系列以及各種外圍芯片。 ④ 支持大量的存儲(chǔ)器和外圍芯片。總之該軟件是一款集單片機(jī)和SPICE分析于一身的仿真軟件，功能極其強(qiáng)大 ，可仿真51、AVR、PIC。
標(biāo)簽： proteus 7.5 SP3 單片機(jī)仿真軟件
上傳時(shí)間： 2013-11-08
上傳用戶：kernaling
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
