視頻監(jiān)控系統(tǒng)是一種先進(jìn)的、防范能力強(qiáng)的綜合系統(tǒng)。它通過(guò)遙控?cái)z像機(jī)及其輔助設(shè)備(鏡頭、云臺(tái)等)直接觀看被監(jiān)控場(chǎng)所的一切情況，同時(shí)可以把監(jiān)控場(chǎng)所的圖像內(nèi)容傳送到監(jiān)控中心，進(jìn)行實(shí)時(shí)遠(yuǎn)程監(jiān)控。隨著計(jì)算機(jī)、網(wǎng)絡(luò)以及圖像處理、傳輸技術(shù)的迅猛發(fā)展，視頻監(jiān)控技術(shù)也得到飛速發(fā)展，視頻監(jiān)控進(jìn)入了全數(shù)字化的網(wǎng)絡(luò)時(shí)代，傳統(tǒng)的模擬視頻監(jiān)控系統(tǒng)和基于PC機(jī)的數(shù)字視頻監(jiān)控系統(tǒng)已不能滿足現(xiàn)代社會(huì)發(fā)展的需要，基于嵌入式技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)成為視頻監(jiān)控系統(tǒng)發(fā)展的新趨勢(shì)，具有廣闊的應(yīng)用前景和實(shí)用價(jià)值。 本文在總結(jié)分析前人研究成果的基礎(chǔ)上，深入系統(tǒng)地研究了基于ARM和Linux的嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)，給出了基于ARM的嵌入式視頻服務(wù)器的總體設(shè)計(jì)方案和功能規(guī)劃，包括硬件結(jié)構(gòu)和軟件結(jié)構(gòu)，基于B/S(Browser/Server)服務(wù)機(jī)制的客戶端軟件設(shè)計(jì)大大降低了客戶端的軟硬件要求。然后，介紹了嵌入式Linux交叉編譯環(huán)境的搭建和嵌入式軟件的開(kāi)發(fā)過(guò)程，通過(guò)BootLoader的配置燒寫(xiě)和Linux內(nèi)核的移植編譯，搭建了嵌入式視頻服務(wù)器運(yùn)行開(kāi)發(fā)的軟件平臺(tái)。最后詳細(xì)分析了嵌入式視頻服務(wù)器軟件部分各個(gè)功能模塊的設(shè)計(jì)思路及其關(guān)鍵代碼實(shí)現(xiàn)，用Liflux vide04linux APIs實(shí)現(xiàn)了視頻圖像的采集，視頻數(shù)據(jù)網(wǎng)絡(luò)傳輸采用了基于UDP協(xié)議的IP組播方式，而視頻圖像顯示模塊則采用了自行設(shè)計(jì)實(shí)現(xiàn)的基于IPicture COM接口的ActiveX控件，便于維護(hù)、更新和升級(jí)。 本文設(shè)計(jì)的基于ARM的嵌入式視頻服務(wù)器安裝設(shè)置方便，遠(yuǎn)程客戶端用戶通過(guò)IE瀏覽器可直接訪問(wèn)服務(wù)器，實(shí)時(shí)視頻圖像傳輸流暢，無(wú)明顯抖動(dòng)，具有良好的穩(wěn)定性、較高的性價(jià)比和一定的實(shí)用價(jià)值。
上傳時(shí)間： 2013-05-19
上傳用戶：彭玖華
8255內(nèi)部包括三個(gè)并行數(shù)據(jù)輸入/輸出端口，兩個(gè)工作方式控制電路，一個(gè)讀/寫(xiě)控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個(gè)8位數(shù)據(jù)輸
標(biāo)簽： 8255 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-05-21
上傳用戶：隱界最新
射頻識(shí)別技術(shù)(RFID)是一種通過(guò)電磁耦合方式工作的無(wú)線識(shí)別系統(tǒng)，具有保密性強(qiáng)、無(wú)接觸式信息傳遞等特點(diǎn)，目前廣泛應(yīng)用于物流、公共交通、門(mén)禁控制等與人們生活密切相關(guān)的方方面面。 本論文的目的是開(kāi)發(fā)出一款讀卡終端設(shè)備，支持IS014443標(biāo)準(zhǔn)中規(guī)定的TypeA、Type B兩種類型的卡，具有高級(jí)擴(kuò)展功能，也可以在硬件基礎(chǔ)上進(jìn)行增減，以適應(yīng)不同場(chǎng)合的需要。 讀卡器設(shè)計(jì)中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實(shí)現(xiàn)。讀卡器終端具有網(wǎng)絡(luò)接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統(tǒng)并添加任務(wù)的模式實(shí)現(xiàn)讀卡器的各功能。通過(guò)對(duì)軟硬件的調(diào)試實(shí)現(xiàn)了RYID讀卡器原理樣機(jī)的硬件與軟件平臺(tái)構(gòu)律。
上傳時(shí)間： 2013-06-12
上傳用戶：450976175
電路元件符號(hào)及簡(jiǎn)單的電路圖一、教學(xué)目標(biāo) 認(rèn)知目標(biāo)：知道開(kāi)關(guān)在電路中的作用，了解開(kāi)關(guān)的類型及用途。掌握常用電路元件的電路符號(hào)，學(xué)習(xí)繪制簡(jiǎn)
上傳時(shí)間： 2013-05-20
上傳用戶：gundamwzc
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門(mén)的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫(xiě)約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開(kāi)發(fā)環(huán)境下采用VHDL語(yǔ)言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過(guò)波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門(mén)陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹(shù)的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開(kāi)發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書(shū)生成 a、雙擊Crack->keygen.exe， b、HO
上傳時(shí)間： 2013-07-26
上傳用戶：xoxoliguozhi
目錄 第1章 初識(shí)Protel 99SE 1．1 Protel 99SE的特點(diǎn) 1．2 Protel 99SE的安裝 1．2．1 主程序的安裝 1．2．2 補(bǔ)丁程序的安裝 1．2．3 附加程序的安裝 1．3 Protel 99SE的啟動(dòng)與工作界面 第2章 設(shè)計(jì)電路原理圖 2．1 創(chuàng)建一個(gè)新的設(shè)計(jì)數(shù)據(jù)庫(kù) 2．2 啟動(dòng)原理圖編輯器 2．3 繪制原理圖前的參數(shù)設(shè)置 2．3．1 工作窗口的打開(kāi)／切換／關(guān)閉 2．3．2 工具欄的打開(kāi)／關(guān)閉 2．3．3 繪圖區(qū)域的放大／縮小 2．3．4 圖紙參數(shù)設(shè)置 2．4 裝入元件庫(kù) 2．5 放置元器件 2．5．1 通過(guò)原理圖瀏覽器放置元器件 2．5．2 通過(guò)菜單命令放置元器件 2．6 調(diào)整元器件位置 2．6．1 移動(dòng)元器件 2．6．2 旋轉(zhuǎn)元器件 2．6．3 復(fù)制元器件 2．6．4 刪除元器件 2．7 編輯元器件屬性 2．8 繪制電路原理圖 2．8．1 普通導(dǎo)線連接 2．8．2 總線連接 2．8．3 輸入／輸出端口連接 2．9 Protel 99SE的文件管理 2．9．1 保存文件 2．9．2 更改文件名稱 2．9．3 打開(kāi)設(shè)計(jì)文件 2．9．4 關(guān)閉設(shè)計(jì)文件 2．9．5 刪除設(shè)計(jì)文件 第3章 設(shè)計(jì)層次電路原理圖 3．1 自頂向下設(shè)計(jì)層次原理圖 3．1．1 建立層次原理圖總圖 3．1．2 建立層次原理圖功能電路原理圖 3．2 自底向上設(shè)計(jì)層次原理圖 3．3 層次原理圖總圖／功能電路原理圖之間的切換 第4章 電路原理圖的后期處理 4．1 檢查電路原理圖 4．1．1 重新排列元器件序號(hào) 4．1．2 電氣規(guī)則測(cè)試 4．2 電路原理圖的修飾 4．2．1 在原理圖瀏覽器中管理電路圖 4．2．2 對(duì)齊排列元器件 4．2．3 對(duì)節(jié)點(diǎn)／導(dǎo)線進(jìn)行整體修改 4．2．4 在電路原理圖中添加文本框 4．3 放置印制電路板布線符號(hào) 第5章 制作／編輯電路原理圖元器件庫(kù) 5．1 創(chuàng)建一個(gè)新的設(shè)計(jì)數(shù)據(jù)庫(kù) 5．2 啟動(dòng)元器件庫(kù)編輯器 5．3 編輯元器件庫(kù)的常用工具 5．3．1 繪圖工具 5．3．2 IEEE符號(hào)工具 5．4 在元器件庫(kù)中制作新元器件 5．4．1 制作新元器件前的設(shè)置 5．4．2 繪制新元器件 5．4．3 在同一數(shù)據(jù)庫(kù)下創(chuàng)建一個(gè)新的元器件庫(kù) 5．4．4 修改原有的元器件使其成為新元器件 5．4．5 從電路原理圖中提取元器件庫(kù) 第6章 生成各種原理圖報(bào)表文件 6．1 生成網(wǎng)絡(luò)表文件 6．1．1 網(wǎng)絡(luò)表文件的結(jié)構(gòu) 6．1．2 網(wǎng)絡(luò)表文件的生成方法 6．2 生成元器件材料清單列表 6．3 生成層次原理圖組織列表 6．4 生成層次原理圖元器件參考列表 6．5 生成元器件引腳列表 第7章 設(shè)計(jì)印制電路板 7．1 肩動(dòng)印制電路板編輯器 7．2 PCB的組成 7．3 PCB中的元器件 7．3．1 PCB中的元器件組成 7．3．2 PCB中的元器件封裝 7．4 設(shè)置工作層面 7．5 設(shè)置PCB工作參數(shù) 7．5．1 設(shè)置布線參數(shù) 7．5．2 設(shè)置顯示模式 7．5．3 設(shè)置幾何圖形顯示／隱藏功能 7．6 對(duì)PCB進(jìn)行布線 7．6．1 準(zhǔn)備電路原理圖并設(shè)置元器件屬性 7．6．2 啟動(dòng)印制電路板編輯器 7．6．3 設(shè)定PCB的幾何尺寸 7．6．4 加載元器件封裝庫(kù) 7．6．4 裝入網(wǎng)絡(luò)表 7．6．5 調(diào)整元器件布局 7．6．6 修改元器件標(biāo)灃 7．6．7 自動(dòng)布線參數(shù)設(shè)置 7．6．8 自動(dòng)布線器參數(shù)設(shè)置 7．6．9 選擇自動(dòng)布線方式 7．6．10 手動(dòng)布線 7．7 PCB布線后的手動(dòng)調(diào)整 7．7．1 增加元器件封裝 7．7．2 手動(dòng)調(diào)整布線 7．7．3 手動(dòng)調(diào)整布線寬度 7．7．4 補(bǔ)淚焊 7．7．5 在PcB上放置漢字 7．8 通過(guò)PCB編輯瀏覽器進(jìn)行PCB的管理 7．8．1 設(shè)置網(wǎng)絡(luò)顏色屬性 7．8．2 快速查找焊盤(pán) 7．9 顯示PCB的3D效果圖 7．10 生成PCB鉆孔文件報(bào)表 ......
標(biāo)簽： Protel 99 SE 電路設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶：wanqunsheng
Protel99SE元件庫(kù)中英文對(duì)照 仿真元件庫(kù)各個(gè)元件的中英文對(duì)照 仿真元件庫(kù)各個(gè)元件的中英文對(duì)照
標(biāo)簽： Protel 99 SE 元件庫(kù)
上傳時(shí)間： 2013-04-24
上傳用戶：Ants
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
