高速電路有兩個方面的含義，一是頻率高，通常認(rèn)為數(shù)字電路的頻率達(dá)到或是超45MHZ至50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個系統(tǒng)的三分之一，就稱為高速電路：二是從信號的上升與下降時間考慮，當(dāng)信號的上升時小于6倍信號傳輸延時時即認(rèn)為信號是高速信號’。此時考慮的與信號的具體頻率無關(guān).高速PCB的出現(xiàn)將對硬件人員提出更高的要求，僅僅依靠自己的經(jīng)驗(yàn)去布線，會顧此失彼，造成研發(fā)周期過長，浪費(fèi)財(cái)力物力，生產(chǎn)出來的產(chǎn)品不穩(wěn)定。高速電路設(shè)計(jì)在現(xiàn)代電路設(shè)計(jì)中所占的比例越來越大，設(shè)計(jì)難度也越來越高，它的解決不僅需要高速器件，更需要設(shè)計(jì)者的智慧和仔細(xì)的工作，必須認(rèn)真研究分析具體情況，解決存在的高速電路問題.一般說來主要包括三方面的設(shè)計(jì)：信號完整性設(shè)計(jì)、電磁兼容設(shè)計(jì)、電源完整性設(shè)計(jì).從廣義上講，信號完整性指的是在高速產(chǎn)品中有互連線引起的所有問題，它主要研究互連線與數(shù)字信號的電壓電流波形相互作用時其電氣特性參數(shù)如何影響產(chǎn)品的性能。對于高速PCB設(shè)計(jì)者來說，熟悉信號完整性問題機(jī)理理論知識、熟練掌握信號完整性分析方法、靈活設(shè)計(jì)信號完整性問題的解決方案是很重要的，因?yàn)橹挥羞@樣才能成為21世紀(jì)信息高速化的成功硬件工程師。
標(biāo)簽：
cadence allegro
pcb
si仿真
上傳時間：
2022-07-20
上傳用戶：zhanglei193
