隨著電子產品向小型化,便攜化,網絡化和高性能方向發展,對電路組裝技術和I/O引線數提出了更高的要求,芯片體積越來越小,芯片引腳越來越多,給生產和返修帶來困難.原來SMT中廣泛使用的QFP(四邊扁平封裝),封裝間距的極限尺寸停留在0.3mm,這種間距引線容易彎曲,變形或折斷,相應地對SMT組裝工藝,設備精度,焊接材料提出嚴格的要求,即使如此組裝小間距細引線的QFP,缺陷率仍相當高最高,可達6000ppm,使大范圍應用受到制約.
上傳時間： 2013-10-16
上傳用戶：yyq123456789
eZ430-F2013 是一款完整的 MSP430 開發工具，其在小巧的便攜式 USB 棒狀盒內提供了評估 MSP430F2013 以及完成整個項目所需的全部軟硬件。eZ430-F2013 集成了 IAR Embedded Workbench 或 Code Composer Studio 集成開發環境 (IDE)，通過選擇設計一個獨立的系統，或選擇分離可移動的目標板并整合到現有設計中來提供完全仿真。USB 端口可為超低功耗 MSP430 提供所需的工作電源，因而無需使用外接電源。MSP430F2013 上的所有 14 個引腳都可在 MSP-EZ430D 目標板上進行訪問，可輕松實現調試并與外設接口相連。此外，還可將其中的一個數字 I/O 引腳連接至可提供視覺反饋的 LED。MSP430F2013 擁有出色的 16 MIPS 性能，并高度集成了16 位 Δ-Σ 模數轉換器、16 位定時器、看門狗定時器、掉電檢測器、支持 SPI 和 I2C 的 USI 模塊，以及待機電流僅 0.5微安的 5 種低功耗模式。
上傳時間： 2013-10-24
上傳用戶：wanglf7409
概要2 個對稱的600MHz 高性能Blackfin 內核328K Bytes 片內存儲器每個 Blackfin 內核包括:2 個16 位MAC，2 個40 位ALU，4 個8 位視頻ALU，以及1 個40 位移位器RISC 式寄存器和指令模型，編程簡單，編譯環境友好先進的調試、跟蹤和性能監視內核電壓 0.8V-1.2V，片內調壓器可調兼容 3.3V 及2.5V I/O256 引腳Mini-BGA 和297 引腳PBGA 兩種封裝外設兩個并行輸入/輸出外圍接口單元，支持ITU-R 656 視頻數據格式，可與ADI 的模擬前端ADC 無縫連接2 個雙通道全雙工同步串行接口，支持8 個立體聲I2S 通道2 個16 通道DMA 控制器和1 個內部存儲器DMA 控制器SPI 兼容端口12 個通用32-bit 定時/計數器，支持PWMSPI 兼容端口支持 IrDA 的UART2 個“看門狗”定時器48 個可編程標志引腳1x-63x 倍頻的片內PLL
上傳時間： 2013-11-06
上傳用戶：YUANQINHUI
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認情況下生成*.hex 的可執行文件，但是當我們要生成*.bin 的可執行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標簽頁；3. 構選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認的輸出為文本格式)--nodebug 在生成的映象中不包含調試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節的位十六進制格式的文件t--base addr 設置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標志-v 打印詳細信息-a 打印數據地址(針對帶調試信息的映象)-d 打印數據段的內容-e 打印表達式表print exception tables-f 打印消除虛函數的信息-g 打印調試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態段的內容-z 打印代碼和數據大小的信息
上傳時間： 2013-12-17
上傳用戶：AbuGe
完整性高的FPGA-PCB系統化協同設計工具 Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃，并可透過FSP做系統化的設計規劃，同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。 Specifying Design Intent 在FSP整合工具內可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內的包裝，預先讓我們同步規劃FPGA設計及在PCB的placement。
標簽： Allegro Planner System FPGA
上傳時間： 2013-11-06
上傳用戶：wwwe
電子發燒友訊： 飛思卡爾是全球嵌入式處理解決方案、高級汽車電子、消費電子、工業控制和網絡市場的領導者。從微處理器和微控制器到傳感器、模擬集成電路(IC)和連接，我們的技術為創新奠定基礎，構建更加環保、安全、健康和互連的世界 MC9S12XHY系列是飛思卡爾公司的經過優化的，汽車16位微控制器產品系列，具有低成本，高性能的特點。該系列是聯接低端16位微控制器(如：MC9S12HY系列)，和高性能32位解決方案的橋梁。MC9S12XHY系列定位于低端汽車儀器群集應用，它包括支持CAN和LIN/J2602通信，并傳送典型的群集請求，如步進失速檢測(SSD)和LCD驅動器的步進電機控制。 MC9S12XHY系列具有16位微控制器的所有優點和效率，同時又保持了飛思卡爾公司現有的8位和16位MCU系列的優勢，即低成本、低功耗、EMC和代碼尺寸效率等優點。與MC9S12HY系列相同，MC9S12XHY系列可以運行16位寬的訪問，而不會出現外設和存儲器的等待狀態。MC9S12XHY系列為100引腳LQFP和112引腳LQFP封裝，旨在最大限度地與100LQFP，MC9S12HY系列兼容。除了每個模塊具有I/O端口外，還可提供更多的，具有中斷功能的I/O端口，具有從停止或等待模式喚醒功能。 圖1 MC9S12XHY系列方框圖截圖
上傳時間： 2014-12-31
上傳用戶：66666
買的開發板上帶的52個應用于實物的程序，希望對大家有幫助
上傳時間： 2013-11-04
上傳用戶：xymbian
創新、效能、卓越是ADI公司的文化支柱。作為業界公認的全球領先數據轉換和信號調理技術領先者，我們除了提供成千上萬種產品以外，還開發了全面的設計工具，以便客戶在整個設計階段都能輕松快捷地評估電路。
上傳時間： 2013-11-25
上傳用戶：kachleen
創新、效能、卓越是ADI公司的文化支柱。作為業界公認的全球領先數據轉換和信號調理技術領先者，我們除了提供成千上萬種產品以外，還開發了全面的設計工具，以便客戶在整個設計階段都能輕松快捷地評估電路。
上傳時間： 2013-10-18
上傳用戶：cxl274287265
完整性高的FPGA-PCB系統化協同設計工具 Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃，并可透過FSP做系統化的設計規劃，同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement，借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。 Specifying Design Intent 在FSP整合工具內可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內的包裝，預先讓我們同步規劃FPGA設計及在PCB的placement。
標簽： Allegro Planner System FPGA
上傳時間： 2013-10-19
上傳用戶：shaojie2080
<rt id="uckyk"></rt>
