隨著SOC技術、IP技術以及集成電路技術的發展，RISC軟核處理器的研究與開發設計開始受到了人們的重視?；贔PGA的RISC軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
上傳時間： 2013-07-21
上傳用戶：caozhizhi
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術，采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中，我們綜合考慮了系統性能要求，功能實現復雜度與系統資源利用率，選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間： 2013-06-27
上傳用戶：fzy309228829
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展?？鐚勇摵暇幋a的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
激光測距是一種非接觸式的測量技術，已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間，使得開發成本高、電路復雜，調試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統的普及應用。 本文針對激光測距信號處理系統設計了一套全數字集成方案，除激光發射、接收電路以外，將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊，可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比，可以大大降低激光測距系統的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構成激光遙測實時監控系統，通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監測技術方法，并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。 本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的，提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法；采用三把側尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性，另外設計了一套利用延時的方法來模擬激光光路，經過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的，測量精度和測量結果也滿足設計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
【免費分享】電子設計1000例，不要分。。。
上傳時間： 2013-06-10
上傳用戶：moshushi0009
超寬帶沖激雷達是一種新體制雷達，其發射信號是無高頻載頻，寬度僅為納秒級的沖激脈沖。得益于這種特殊的發射信號，超寬帶沖激雷達具有優異的探測性能和廣泛的應用前景。自然地，對于發射機的研究，在超寬帶沖激雷達研究領域有著極其重要的地位。本文在超寬帶沖激雷達實驗系統的基礎上，對其發射機進行了深入研究，主要內容如下： 1、介紹了超寬帶沖激雷達發射機，尤其是脈沖源的原理及設計。 2、分析了決定超寬帶沖激雷達探測距離的因素。在此基礎上尋求通過提高發射信號脈沖重復頻率來增大發射機的能量輸出；提出了一種提高脈沖重復頻率的方法。設計了基于現場可編程門陣列的延時控制電路，對提高脈沖重復頻率予以工程實現。 3、提出了超寬帶沖激雷達波束掃描的實現方法：通過精密控制各發射機脈沖源觸發時間，在各路發射信號之間產生一定的延時。設計了運用現場可編程門陣列實現這種控制的精密延時電路。
上傳時間： 2013-08-05
上傳用戶：564708051@qq.com
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素?，F在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
無線局域網是計算機網絡技術和無線通信技術相結合的產物，是利用無線媒介傳輸信息的計算機網絡。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術，引起了廣泛關注。在無線局域網(WLAN)系統中，OFDM調制技術已經被采用作為其物理層標準，并且公認為是下一代無線通信系統中的核心技術?；贗EEE802.11a的無線局域網標準的物理層采用了OFDM技術，能有效的對抗多徑信道衰落，達到54Mbps的速度，而未來而的IEEE802.11n將達到100Mbps的高速。因此，研發以OFDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發射機系統的FPGA實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統功能模塊的FPGA實現過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發射機系統各個模塊進行了詳細設計和仿真： (1)訓練序列生成模塊，包括長，短訓練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調制映射； (3)數據模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調制映射； (4)OFDM處理部分，包括導頻插入，加循環前綴，IFFT處理； (5)對整個發射處理部分聯調，并給出仿真結果另外，還完成了接收機部分模塊的FPGA設計，并給出了相應的頂層結構與仿真波形。最后提出了改進和進一步開發的方向。
上傳時間： 2013-04-24
上傳用戶：李彥東
電子三分頻功放使用的喇叭保護電路,電子三分頻功放使用的喇叭保護電路.電子三分頻功放使用的喇叭保護電路;
上傳時間： 2013-06-18
上傳用戶：wang5829
本資料是Atmel公司8051微處理器指令集英文文檔，對8051的匯編指令進行了詳細的說明，是初學者的有益參考。
上傳時間： 2013-05-28
上傳用戶：qlpqlq
