QuartusII中利用免費IP核的設計 作者：雷達室 以設計雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；
標簽： Quartus RAM IP核 雙端口
上傳時間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計
標簽： FPGA GPIB 接口 IP核
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標簽： ISE IP核 工程
上傳時間： 2013-11-18
上傳用戶：peterli123456
ISE_IP核創建教程及DDR3_ip核使用注意事項
標簽： ISE_IP DDR ip 教程
上傳時間： 2013-11-11
上傳用戶：lmeeworm
NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。
標簽： NiosII 軟核處理器 步進電機 接口設計
上傳用戶：jiwy
以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。
標簽： FPGA DDS IP核 設計方案
上傳時間： 2013-11-06
上傳用戶：songkun
SRWF-501-50型微功率無線模塊
標簽： SRWF 501 50 微功率
上傳時間： 2013-11-12
上傳用戶：風行天下
針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。
標簽： SDIF DSP 多核 雷達信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
為實現對低功耗負載的微波供電，設計了應用于2.45 GHz的微帶整流天線。在接收天線設計中，引入了光子晶體（PBG）結構，提高了接收天線的增益和方向性；在低通濾波器部分引入了缺陷地式（DGS）結構，以相對簡單的結構實現了2.8 GHz低通濾波器特性；最后通過ADS軟件設計得出了用于微帶傳輸線與整流二極管間的匹配電路。將接收天線、低通濾波器和整流電路三部分微帶電路進行整合，完成整流天線的設計。通過實驗測試，該整流天線的增益為4.29 dBi，最高整流效率為63%。通過引入光子晶體結構和缺陷地式結構，在保證整流天線增益和整流效率的基礎上，有效地減小了天線的尺寸，簡化了設計方法。
標簽： 2.45 GHz 應用于 天線設計
上傳時間： 2013-10-29
上傳用戶：cjf0304
對具有寬頻帶特性的微帶傳輸線巴倫進行了研究, 并應用微波網絡優化理論對其進行了詳細的理論分析與設計, 數值計算結果與有關文獻一致。最后, 設計并制做了具有十倍頻程的微帶傳輸線巴倫, 舉例說明了本文方法的有效性。
標簽： 寬頻帶 微帶傳輸線 巴倫
上傳時間： 2013-10-28
上傳用戶：PresidentHuang
蟲蟲下載站版權所有 京ICP備2021023401號-1
