針對(duì)固定碼長(zhǎng)Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長(zhǎng)可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長(zhǎng)，平衡譯碼性能和系統(tǒng)時(shí)延。方案采用“自頂向下”的設(shè)計(jì)思想和“自底而上”的實(shí)現(xiàn)方法，對(duì) Turbo編譯碼系統(tǒng)模塊化設(shè)計(jì)后優(yōu)化統(tǒng)一，經(jīng)時(shí)序仿真驗(yàn)證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測(cè)試結(jié)果表明，系統(tǒng)運(yùn)行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計(jì)，為L(zhǎng)TE標(biāo)準(zhǔn)下Turbo碼 ASIC的開(kāi)發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時(shí)間： 2013-10-08
上傳用戶：回電話#
用了還是沒(méi)用上的，大家都來(lái)看看啊，呵呵，希望對(duì)你會(huì)有所幫助 cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()雙曲線正弦 cosh()雙曲線余弦tanh()雙曲線正切 注釋?zhuān)核腥呛瘮?shù)都使用單位度。 log()以10為底的對(duì)數(shù)ln()自然對(duì)數(shù) exp()e的冪abs()絕對(duì)值 ceil()不小于其值的最小整數(shù) floor()不超過(guò)其值的最大整數(shù) 可以給函數(shù)ceil和floor加一個(gè)可選的自變量，用它指定要圓整的小數(shù)位數(shù)。帶有圓整參數(shù)的這些函數(shù)的語(yǔ)法是： ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可選值： 1、可以被表示為一個(gè)數(shù)或一個(gè)使用者自定義參數(shù)。如果該參數(shù)值是一個(gè)實(shí)數(shù)，則被截尾成為一個(gè)整數(shù)。 2、它的最大值是8。如果超過(guò)8，則不會(huì)舍入要舍入的數(shù)（第一個(gè)自變量），并使用其初值。 3、如果不指定它，則功能同前期版本一樣。 使用不指定小數(shù)部分位數(shù)的ceil和floor函數(shù)，其舉例如下： ceil(10.2)值為11 floor(10.2)值為11 使用指定小數(shù)部分位數(shù)的ceil和floor函數(shù)，其舉例如下： ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[與ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26
標(biāo)簽： proe
上傳時(shí)間： 2013-10-20
上傳用戶：sevenbestfei
對(duì)于電子產(chǎn)品設(shè)計(jì)師尤其是線路板設(shè)計(jì)人員來(lái)說(shuō)，產(chǎn)品的可制造性設(shè)計(jì)（Design For Manufacture，簡(jiǎn)稱(chēng)DFM）是一個(gè)必須要考慮的因素，如果線路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無(wú)法制造出來(lái)。目前通孔插裝技術(shù)（Through Hole Technology，簡(jiǎn)稱(chēng)THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競(jìng)爭(zhēng)力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來(lái)講具有普遍性，但不一定在任何情況下都適用，不過(guò)，對(duì)于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來(lái)說(shuō)相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過(guò)程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運(yùn)輸會(huì)比較困難，它需要用特殊的夾具進(jìn)行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間，而且板面尺寸種類(lèi)少還可以減少波峰焊溫度曲線的數(shù)量。（2）在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法，但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。（3）在板子的周?chē)鷳?yīng)提供一些邊框，尤其在板邊緣有元件時(shí)，大多數(shù)自動(dòng)裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進(jìn)行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因?yàn)樯a(chǎn)過(guò)程中都是通過(guò)板邊進(jìn)行抓持，邊上的線路會(huì)被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對(duì)于具有較多引腳數(shù)的器件（如接線座或扁平電纜），應(yīng)使用橢圓形焊盤(pán)而不是圓形，以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。
上傳時(shí)間： 2013-10-26
上傳用戶：gaome
樣品的前期處理工藝會(huì)對(duì)檢測(cè)結(jié)果產(chǎn)生影響。不同處理工藝得到的樣品,在表面粗糙度方面產(chǎn)生區(qū)別。不同的表面粗糙度,影響到樣品的測(cè)試時(shí)間和測(cè)試精度。同時(shí),通過(guò)儀器調(diào)試,儀器的真空度達(dá)到1×10-10 torr,使測(cè)試背底和檢測(cè)限降低。
上傳時(shí)間： 2013-11-21
上傳用戶：gundamwzc
proe5.0野火版下載,proe5.0中文野火版,proe5.0版免費(fèi)下載:PROE5.0新功能介紹 野火5.0現(xiàn)在只有內(nèi)部測(cè)試版，10底對(duì)外發(fā)行測(cè)試版，09年4月對(duì)外公開(kāi)發(fā)行 1、界面 2、工程圖菜單圖標(biāo)化 3、在草繪中可以畫(huà)斜的長(zhǎng)方形與橢圓 4、cable piping圖標(biāo)化 5\ cable piping圖標(biāo)化 意外退出自動(dòng)保存 新增了人體工程學(xué)模塊！ WF5.0的新功能太多了，我一下子說(shuō)不全，等大家自己去體會(huì)吧！！ 工程圖有很大的改入哦 使用說(shuō)明：直接進(jìn)bin目錄，找到proe.exe文件，運(yùn)行，就可以使用。
上傳時(shí)間： 2014-01-15
上傳用戶：HGH77P99
verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2013-12-20
上傳用戶：chenbhdt
verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline
上傳時(shí)間： 2013-12-24
上傳用戶：ljmwh2000
verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline
上傳時(shí)間： 2013-12-27
上傳用戶：thinode
verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2014-01-26
上傳用戶：dengzb84
c語(yǔ)言浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2015-02-07
上傳用戶：comua
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
