verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2013-12-20
上傳用戶：chenbhdt
資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline
上傳時(shí)間： 2013-12-24
上傳用戶：ljmwh2000
資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline
上傳時(shí)間： 2013-12-27
上傳用戶：thinode
資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2014-01-26
上傳用戶：dengzb84
資源簡(jiǎn)介：c語(yǔ)言浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10
上傳時(shí)間： 2015-02-07
上傳用戶：comua
資源簡(jiǎn)介：公差配合實(shí)用技術(shù)手冊(cè)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：這是我用verilog hdl語(yǔ)言寫(xiě)的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.
上傳時(shí)間： 2013-11-29
上傳用戶：jjj0202
資源簡(jiǎn)介：ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器，可綜合。采用標(biāo)準(zhǔn)算法。
上傳時(shí)間： 2013-12-26
上傳用戶：dave520l
資源簡(jiǎn)介：32位浮點(diǎn)乘法器的設(shè)計(jì)，講的挺好的，供參考啊
上傳時(shí)間： 2013-11-28
上傳用戶：manking0408
資源簡(jiǎn)介：高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
上傳時(shí)間： 2013-11-28
上傳用戶：sammi
資源簡(jiǎn)介：好用的浮點(diǎn)乘法器，可完成32位IEEE格式的浮點(diǎn)乘法，經(jīng)過(guò)仿真通過(guò)
上傳時(shí)間： 2014-01-03
上傳用戶：heart520beat
資源簡(jiǎn)介：32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf
上傳時(shí)間： 2016-12-08
上傳用戶：hjshhyy
資源簡(jiǎn)介：一種用VHDL語(yǔ)言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程
上傳時(shí)間： 2014-01-20
上傳用戶：jennyzai
資源簡(jiǎn)介：新型的浮點(diǎn)乘法器 用csa來(lái)實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方
上傳時(shí)間： 2016-12-27
上傳用戶：wff
資源簡(jiǎn)介：在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過(guò)去用門(mén)電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門(mén)陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，...
上傳時(shí)間： 2013-05-20
上傳用戶：hechao3225
資源簡(jiǎn)介：verilog編寫(xiě)的32位浮點(diǎn)加法器
上傳時(shí)間： 2015-03-09
上傳用戶：372825274
資源簡(jiǎn)介：浮點(diǎn)轉(zhuǎn)換器，可以對(duì)十進(jìn)制定點(diǎn)數(shù)、浮點(diǎn)BCD碼和二進(jìn)制浮點(diǎn)操作數(shù)之間進(jìn)行相互轉(zhuǎn)換。
上傳時(shí)間： 2014-05-30
上傳用戶：hjshhyy
資源簡(jiǎn)介：利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時(shí)間： 2013-12-22
上傳用戶：gyq
資源簡(jiǎn)介：浮點(diǎn)型的乘法器,采用VHDL語(yǔ)言描述浮點(diǎn)型的乘法器,文中包含測(cè)試文件
上傳時(shí)間： 2013-12-16
上傳用戶：asdfasdfd
資源簡(jiǎn)介：使用VHDL語(yǔ)言描述的單精度浮點(diǎn)處理器。源代碼來(lái)自國(guó)外網(wǎng)站。可實(shí)現(xiàn)單精度浮點(diǎn)數(shù)的加減乘運(yùn)算。
上傳時(shí)間： 2016-05-04
上傳用戶：xg262122
資源簡(jiǎn)介：實(shí)現(xiàn)功能： 1）具備整型數(shù)據(jù)、浮點(diǎn)型數(shù)據(jù)的算術(shù)（加、減、乘、除）運(yùn)算功能。 依次輸入第一個(gè)運(yùn)算數(shù)、運(yùn)算符（+，-，*，/）,第二個(gè)運(yùn)算數(shù)，然后輸出結(jié)果。 結(jié)果可以作為下一個(gè)運(yùn)算的第一運(yùn)算數(shù)。按‘C’清屏，按‘X’退出。 例如：輸入：2 + 5 輸出：7...
上傳時(shí)間： 2013-12-12
上傳用戶：ynzfm
資源簡(jiǎn)介：2400bpsMELP語(yǔ)音編解碼器浮點(diǎn)算法
上傳時(shí)間： 2017-03-28
上傳用戶：caozhizhi
資源簡(jiǎn)介：利用verilog hdl編寫(xiě)的浮點(diǎn)加法器運(yùn)算單元，單精度。
上傳時(shí)間： 2013-11-29
上傳用戶：王慶才
資源簡(jiǎn)介：本設(shè)計(jì)是用32位的并行全加器的,可以實(shí)現(xiàn)浮點(diǎn)運(yùn)算!
上傳時(shí)間： 2014-01-22
上傳用戶：WMC_geophy
資源簡(jiǎn)介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)...
上傳時(shí)間： 2013-04-24
上傳用戶：咔樂(lè)塢
資源簡(jiǎn)介：計(jì)算機(jī)組成原理 .有試驗(yàn)報(bào)告 程序可以完成由定點(diǎn)運(yùn)算實(shí)現(xiàn)浮點(diǎn)運(yùn)算，根據(jù)用戶的輸入和運(yùn)算符的選擇進(jìn)行相應(yīng)的操作，并能對(duì)用戶的錯(cuò)誤輸入給出提示信息，并且在用戶選擇連續(xù)操作時(shí)可以無(wú)需重啟程序，多次連續(xù)運(yùn)算。有該程序可以方便地實(shí)現(xiàn)加、減、乘、除操作，...
上傳時(shí)間： 2016-03-06
上傳用戶：ynzfm
資源簡(jiǎn)介：浮點(diǎn)程序庫(kù)，這里是AVR程序，包括浮點(diǎn)數(shù)比大小，加，減，乘，除，開(kāi)方。
上傳時(shí)間： 2016-12-10
上傳用戶：qq521
資源簡(jiǎn)介：多功能電子鐘；本程序在KEIL編譯時(shí)必須安裝有 浮點(diǎn)庫(kù)文件 C51FPS.LIB 附加功能：指示燈，蜂鳴器，溫度傳感器，世界節(jié)日
上傳時(shí)間： 2013-12-21
上傳用戶：330402686
資源簡(jiǎn)介：C54X浮點(diǎn)運(yùn)算匯編程序加、減、乘、除運(yùn)算代碼
上傳時(shí)間： 2021-07-01
上傳用戶：huxuan
資源簡(jiǎn)介：快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，長(zhǎng)期以來(lái)一直是一個(gè)重要的研究課題。近年來(lái)，專(zhuān)用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美...
上傳時(shí)間： 2013-04-24
上傳用戶：caixiaoxu26
