相 關(guān) 資 源

• verilog浮點乘發(fā)器免費下載

  資源簡介：verilog浮點乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： verilog 浮點

  上傳時間： 2013-12-20

  上傳用戶：chenbhdt

• verilog浮點乘發(fā)器免費下載

  資源簡介：verilog浮點乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline

  標(biāo)簽： verilog 浮點

  上傳時間： 2013-12-24

  上傳用戶：ljmwh2000

• verilog浮點乘發(fā)器免費下載

  資源簡介：verilog浮點乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline

  標(biāo)簽： verilog 浮點

  上傳時間： 2013-12-27

  上傳用戶：thinode

• verilog浮點乘發(fā)器免費下載

  資源簡介：verilog浮點乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： verilog 浮點

  上傳時間： 2014-01-26

  上傳用戶：dengzb84

• c語言浮點乘發(fā)器免費下載

  資源簡介：c語言浮點乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： c語言 浮點

  上傳時間： 2015-02-07

  上傳用戶：comua

• VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（16）免費下載

  資源簡介：公差配合實用技術(shù)手冊

  標(biāo)簽： 公差 實用技術(shù)

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標(biāo)簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• ieee公布的標(biāo)準(zhǔn)8位浮點乘法器免費下載

  資源簡介：ieee公布的標(biāo)準(zhǔn)8位浮點乘法器，可綜合。采用標(biāo)準(zhǔn)算法。

  標(biāo)簽： ieee 8位 標(biāo)準(zhǔn) 乘法器

  上傳時間： 2013-12-26

  上傳用戶：dave520l

• 32位浮點乘法器的設(shè)計免費下載

  資源簡介：32位浮點乘法器的設(shè)計，講的挺好的，供參考啊

  標(biāo)簽： 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：manking0408

• 高效結(jié)構(gòu)的多輸入浮點乘法器在FPGA上的實現(xiàn)免費下載

  資源簡介：高效結(jié)構(gòu)的多輸入浮點乘法器在FPGA上的實現(xiàn)

  標(biāo)簽： FPGA 輸入 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：sammi

• 好用的浮點乘法器免費下載

  資源簡介：好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經(jīng)過仿真通過

  標(biāo)簽： 浮點 乘法器

  上傳時間： 2014-01-03

  上傳用戶：heart520beat

• 32位高性能浮點乘法器芯片設(shè)計研究.pdf免費下載

  資源簡介：32位高性能浮點乘法器芯片設(shè)計研究.pdf

  標(biāo)簽： 性能 乘法器 浮點

  上傳時間： 2016-12-08

  上傳用戶：hjshhyy

• 一種用VHDL語言描述的浮點乘前規(guī)格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點乘前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點 規(guī)格

  上傳時間： 2014-01-20

  上傳用戶：jennyzai

• 新型的浮點乘法器 用csa來實現(xiàn)可以用在浮點乘法器的地方免費下載

  資源簡介：新型的浮點乘法器 用csa來實現(xiàn)可以用在浮點乘法器的地方

  標(biāo)簽： csa 浮點 乘法器

  上傳時間： 2016-12-27

  上傳用戶：wff

• 基于FPGA浮點運算器的設(shè)計免費下載

  資源簡介：在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現(xiàn)場可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實現(xiàn)浮點運算。 本文首先介紹定點數(shù)和浮點數(shù)的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設(shè)計，...

  標(biāo)簽： FPGA 浮點運算器

  上傳時間： 2013-05-20

  上傳用戶：hechao3225

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標(biāo)簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• 浮點轉(zhuǎn)換器免費下載

  資源簡介：浮點轉(zhuǎn)換器，可以對十進制定點數(shù)、浮點BCD碼和二進制浮點操作數(shù)之間進行相互轉(zhuǎn)換。

  標(biāo)簽： 浮點 轉(zhuǎn)換器

  上傳時間： 2014-05-30

  上傳用戶：hjshhyy

• 利用FPGA實現(xiàn)浮點運算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助免費下載

  資源簡介：利用FPGA實現(xiàn)浮點運算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助

  標(biāo)簽： verilog FPGA 浮點運算 代碼

  上傳時間： 2013-12-22

  上傳用戶：gyq

• 浮點型的乘法器,采用VHDL語言描述浮點型的乘法器,文中包含測試文件免費下載

  資源簡介：浮點型的乘法器,采用VHDL語言描述浮點型的乘法器,文中包含測試文件

  標(biāo)簽： VHDL 浮點 乘法器 測試

  上傳時間： 2013-12-16

  上傳用戶：asdfasdfd

• 使用VHDL語言描述的單精度浮點處理器。源代碼來自國外網(wǎng)站。可實現(xiàn)單精度浮點數(shù)的加減乘運算。免費下載

  資源簡介：使用VHDL語言描述的單精度浮點處理器。源代碼來自國外網(wǎng)站。可實現(xiàn)單精度浮點數(shù)的加減乘運算。

  標(biāo)簽： VHDL 精度 語言 浮點處理器

  上傳時間： 2016-05-04

  上傳用戶：xg262122

• 實現(xiàn)功能： 1）具備整型數(shù)據(jù)、浮點型數(shù)據(jù)的算術(shù)（加、減、乘、除）運算功能。 依次輸入第一個運算數(shù)、運算符（+免費下載

  資源簡介：實現(xiàn)功能： 1）具備整型數(shù)據(jù)、浮點型數(shù)據(jù)的算術(shù)（加、減、乘、除）運算功能。 依次輸入第一個運算數(shù)、運算符（+，-，*，/）,第二個運算數(shù)，然后輸出結(jié)果。 結(jié)果可以作為下一個運算的第一運算數(shù)。按‘C’清屏，按‘X’退出。 例如：輸入：2 + 5 輸出：7...

  標(biāo)簽： 運算 整型數(shù) 數(shù)據(jù) 減

  上傳時間： 2013-12-12

  上傳用戶：ynzfm

• 2400bpsMELP語音編解碼器浮點算法免費下載

  資源簡介：2400bpsMELP語音編解碼器浮點算法

  標(biāo)簽： bpsMELP 2400 語音編解 碼器

  上傳時間： 2017-03-28

  上傳用戶：caozhizhi

• 利用verilog hdl編寫的浮點加法器運算單元免費下載

  資源簡介：利用verilog hdl編寫的浮點加法器運算單元，單精度。

  標(biāo)簽： verilog hdl 編寫 浮點

  上傳時間： 2013-11-29

  上傳用戶：王慶才

• 本設(shè)計是用32位的并行全加器的,可以實現(xiàn)浮點運算!免費下載

  資源簡介：本設(shè)計是用32位的并行全加器的,可以實現(xiàn)浮點運算!

  標(biāo)簽： 并行 全加器 浮點運算

  上傳時間： 2014-01-22

  上傳用戶：WMC_geophy

• 基于FPGA的浮點運算器設(shè)計.rar免費下載

  資源簡介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長，要實現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機器人技術(shù)以及涉及指數(shù)運...

  標(biāo)簽： FPGA 浮點運算器

  上傳時間： 2013-04-24

  上傳用戶：咔樂塢

• 計算機組成原理 .有試驗報告 程序可以完成由定點運算實現(xiàn)浮點運算免費下載

  資源簡介：計算機組成原理 .有試驗報告 程序可以完成由定點運算實現(xiàn)浮點運算，根據(jù)用戶的輸入和運算符的選擇進行相應(yīng)的操作，并能對用戶的錯誤輸入給出提示信息，并且在用戶選擇連續(xù)操作時可以無需重啟程序，多次連續(xù)運算。有該程序可以方便地實現(xiàn)加、減、乘、除操作，...

  標(biāo)簽： 計算機組成原理 報告 定點運算 程序

  上傳時間： 2016-03-06

  上傳用戶：ynzfm

• 浮點程序庫免費下載

  資源簡介：浮點程序庫，這里是AVR程序，包括浮點數(shù)比大小，加，減，乘，除，開方。

  標(biāo)簽： 浮點 程序庫

  上傳時間： 2016-12-10

  上傳用戶：qq521

• 多功能電子鐘；本程序在KEIL編譯時必須安裝有 浮點庫文件 C51FPS.LIB 附加功能：指示燈免費下載

  資源簡介：多功能電子鐘；本程序在KEIL編譯時必須安裝有 浮點庫文件 C51FPS.LIB 附加功能：指示燈，蜂鳴器，溫度傳感器，世界節(jié)日

  標(biāo)簽： KEIL FPS LIB 51

  上傳時間： 2013-12-21

  上傳用戶：330402686

• DSP浮點運算參考代碼免費下載

  資源簡介：C54X浮點運算匯編程序加、減、乘、除運算代碼

  標(biāo)簽： DSP 浮點運算 代碼

  上傳時間： 2021-07-01

  上傳用戶：huxuan

• 基于浮點DSP的FFT算法的研究與應(yīng)用.rar免費下載

  資源簡介：快速傅立葉變換(FFT)技術(shù)是數(shù)字信號處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號處理的各個領(lǐng)域，長期以來一直是一個重要的研究課題。近年來，專用數(shù)字信號處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價格比為FFT的實現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美...

  標(biāo)簽： DSP FFT 浮點

  上傳時間： 2013-04-24

  上傳用戶：caixiaoxu26