采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶勁的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高速數據吞吐能力，可以廣泛地應用于數字信號處理的各個領域。
上傳時間： 2013-09-01
上傳用戶：731140412
無線隨鉆測量系統中的泥漿脈沖信號受到各種噪聲的干擾，需要對采集到的信號進行處理還原，以實時監測井底狀況。研究了泥漿脈沖信號特征，設計了對其基于最大似然估計閾值去噪、平滑及去除基線漂移的信號處理方法。利用該方法進行信號處理，能較好的恢復信號的特征。
上傳時間： 2013-11-08
上傳用戶：13160677563
文中討論了圖像的高斯加性噪聲模型和圖像的稀疏性表示，提出了利用映射函數來描述圖像的去噪過程，通過求解映射函數和利用映射函數對加噪圖像的小波變換子帶系數進行變換，達到了降低圖像噪聲并使加噪圖像逼近原始圖像的目的。經過實驗比較，驗證了本文算法的可行性和魯棒性。
上傳時間： 2013-10-21
上傳用戶：許小華
為去除腦電信號采集過程中存在的噪聲信號，提出了基于小波閾值去噪的腦電信號去噪。以小波閾值降噪為基礎，首先利用db4小波對腦電信號進行5尺度分解，然后采用軟、硬閾值與小波重構的算法進行去噪。通過對MIT腦電數據庫中的腦電信號進行仿真，結果表明，采用軟閾值方法有效去除了噪聲，提高了腦電信號的信噪比。
上傳時間： 2014-12-23
上傳用戶：如果你也聽說
肖特基二極管SR520-SR5100
上傳時間： 2013-11-04
上傳用戶：fdfadfs
為了提高圖像去噪效果，提出了基于Contourlet域HMT模型的Cycle Spinning去噪方法。首先將待去噪圖像進行循環平移，使用Contourlet域HMT模型對平移后的圖像進行降噪處理，然后將降噪后的圖像進行循環反平移，最后將不同循環平移量下的降噪圖像進行平均處理，以減少去噪后圖像的失真。實驗結果表明，該方法不僅可以提高降噪后圖像峰值信噪比，而且可以提高降噪后圖像的視覺效果。
標簽： Contourlet Spinning Cycle HMT
上傳時間： 2014-12-23
上傳用戶：ddddddos
根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。
上傳時間： 2013-11-09
上傳用戶：563686540
討論、研究高性能覆銅板對它所用的環氧樹脂的性能要求，應是立足整個產業鏈的角度去觀察、分析。特別應從HDI多層板發展對高性能CCL有哪些主要性能需求上著手研究。HDI多層板有哪些發展特點，它的發展趨勢如何——這都是我們所要研究的高性能CCL發展趨勢和重點的基本依據。而HDI多層板的技術發展，又是由它的應用市場——終端電子產品的發展所驅動（見圖1）。 圖1 在HDI多層板產業鏈中各類產品對下游產品的性能需求關系圖 1．HDI多層板發展特點對高性能覆銅板技術進步的影響1.1 HDI多層板的問世，對傳統PCB技術及其基板材料技術是一個嚴峻挑戰20世紀90年代初，出現新一代高密度互連（High Density Interconnection，簡稱為 HDI）印制電路板——積層法多層板（Build—Up Multiplayer printed board，簡稱為 BUM）的最早開發成果。它的問世是全世界幾十年的印制電路板技術發展歷程中的重大事件。積層法多層板即HDI多層板，至今仍是發展HDI的PCB的最好、最普遍的產品形式。在HDI多層板之上，將最新PCB尖端技術體現得淋漓盡致。HDI多層板產品結構具有三大突出的特征：“微孔、細線、薄層化”。其中“微孔”是它的結構特點中核心與靈魂。因此，現又將這類HDI多層板稱作為“微孔板”。HDI多層板已經歷了十幾年的發展歷程，但它在技術上仍充滿著朝氣蓬勃的活力，在市場上仍有著前程廣闊的空間。
上傳時間： 2013-11-22
上傳用戶：gundan
第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章 內存模塊的疊層設計.............................................................................145第三章 內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章 內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2014-01-13
上傳用戶：euroford
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
