采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)（CORDIC）算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時(shí)間： 2013-09-01
上傳用戶：731140412
無(wú)線隨鉆測(cè)量系統(tǒng)中的泥漿脈沖信號(hào)受到各種噪聲的干擾，需要對(duì)采集到的信號(hào)進(jìn)行處理還原，以實(shí)時(shí)監(jiān)測(cè)井底狀況。研究了泥漿脈沖信號(hào)特征，設(shè)計(jì)了對(duì)其基于最大似然估計(jì)閾值去噪、平滑及去除基線漂移的信號(hào)處理方法。利用該方法進(jìn)行信號(hào)處理，能較好的恢復(fù)信號(hào)的特征。
上傳時(shí)間： 2013-11-08
上傳用戶：13160677563
文中討論了圖像的高斯加性噪聲模型和圖像的稀疏性表示，提出了利用映射函數(shù)來(lái)描述圖像的去噪過程，通過求解映射函數(shù)和利用映射函數(shù)對(duì)加噪圖像的小波變換子帶系數(shù)進(jìn)行變換，達(dá)到了降低圖像噪聲并使加噪圖像逼近原始圖像的目的。經(jīng)過實(shí)驗(yàn)比較，驗(yàn)證了本文算法的可行性和魯棒性。
上傳時(shí)間： 2013-10-21
上傳用戶：許小華
為去除腦電信號(hào)采集過程中存在的噪聲信號(hào)，提出了基于小波閾值去噪的腦電信號(hào)去噪。以小波閾值降噪為基礎(chǔ)，首先利用db4小波對(duì)腦電信號(hào)進(jìn)行5尺度分解，然后采用軟、硬閾值與小波重構(gòu)的算法進(jìn)行去噪。通過對(duì)MIT腦電數(shù)據(jù)庫(kù)中的腦電信號(hào)進(jìn)行仿真，結(jié)果表明，采用軟閾值方法有效去除了噪聲，提高了腦電信號(hào)的信噪比。
上傳時(shí)間： 2014-12-23
上傳用戶：如果你也聽說
肖特基二極管SR520-SR5100
上傳時(shí)間： 2013-11-04
上傳用戶：fdfadfs
為了提高圖像去噪效果，提出了基于Contourlet域HMT模型的Cycle Spinning去噪方法。首先將待去噪圖像進(jìn)行循環(huán)平移，使用Contourlet域HMT模型對(duì)平移后的圖像進(jìn)行降噪處理，然后將降噪后的圖像進(jìn)行循環(huán)反平移，最后將不同循環(huán)平移量下的降噪圖像進(jìn)行平均處理，以減少去噪后圖像的失真。實(shí)驗(yàn)結(jié)果表明，該方法不僅可以提高降噪后圖像峰值信噪比，而且可以提高降噪后圖像的視覺效果。
標(biāo)簽： Contourlet Spinning Cycle HMT
上傳時(shí)間： 2014-12-23
上傳用戶：ddddddos
根據(jù)基帶成型濾波器的工作原理，文中設(shè)計(jì)出了一種基帶成型濾波器的數(shù)字實(shí)現(xiàn)方案。該方案首先運(yùn)用MATALB仿真工具得到信號(hào)基帶成型后的仿真數(shù)據(jù)，并將仿真數(shù)據(jù)存儲(chǔ)在FPGA中，然后通過查表操作實(shí)現(xiàn)了數(shù)字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號(hào)基帶成型后的仿真結(jié)果，仿真結(jié)果表明，由該方案所設(shè)計(jì)的基帶成型濾波器可以很好地完成通信系統(tǒng)中信號(hào)的成型特性。
標(biāo)簽： 基帶成形濾波器 數(shù)字設(shè)計(jì)
上傳時(shí)間： 2013-11-09
上傳用戶：563686540
討論、研究高性能覆銅板對(duì)它所用的環(huán)氧樹脂的性能要求，應(yīng)是立足整個(gè)產(chǎn)業(yè)鏈的角度去觀察、分析。特別應(yīng)從HDI多層板發(fā)展對(duì)高性能CCL有哪些主要性能需求上著手研究。HDI多層板有哪些發(fā)展特點(diǎn)，它的發(fā)展趨勢(shì)如何——這都是我們所要研究的高性能CCL發(fā)展趨勢(shì)和重點(diǎn)的基本依據(jù)。而HDI多層板的技術(shù)發(fā)展，又是由它的應(yīng)用市場(chǎng)——終端電子產(chǎn)品的發(fā)展所驅(qū)動(dòng)（見圖1）。 圖1 在HDI多層板產(chǎn)業(yè)鏈中各類產(chǎn)品對(duì)下游產(chǎn)品的性能需求關(guān)系圖 1．HDI多層板發(fā)展特點(diǎn)對(duì)高性能覆銅板技術(shù)進(jìn)步的影響1.1 HDI多層板的問世，對(duì)傳統(tǒng)PCB技術(shù)及其基板材料技術(shù)是一個(gè)嚴(yán)峻挑戰(zhàn)20世紀(jì)90年代初，出現(xiàn)新一代高密度互連（High Density Interconnection，簡(jiǎn)稱為 HDI）印制電路板——積層法多層板（Build—Up Multiplayer printed board，簡(jiǎn)稱為 BUM）的最早開發(fā)成果。它的問世是全世界幾十年的印制電路板技術(shù)發(fā)展歷程中的重大事件。積層法多層板即HDI多層板，至今仍是發(fā)展HDI的PCB的最好、最普遍的產(chǎn)品形式。在HDI多層板之上，將最新PCB尖端技術(shù)體現(xiàn)得淋漓盡致。HDI多層板產(chǎn)品結(jié)構(gòu)具有三大突出的特征：“微孔、細(xì)線、薄層化”。其中“微孔”是它的結(jié)構(gòu)特點(diǎn)中核心與靈魂。因此，現(xiàn)又將這類HDI多層板稱作為“微孔板”。HDI多層板已經(jīng)歷了十幾年的發(fā)展歷程，但它在技術(shù)上仍充滿著朝氣蓬勃的活力，在市場(chǎng)上仍有著前程廣闊的空間。
標(biāo)簽： 性能 發(fā)展趨勢(shì) 覆銅板 環(huán)氧樹脂
上傳時(shí)間： 2013-11-22
上傳用戶：gundan
第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章 內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無(wú)緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154第四章 內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章 實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對(duì)SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來(lái)簡(jiǎn)單地比較一下SDR 和DDR，它們都被稱為同步動(dòng)態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時(shí)也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時(shí)鐘頻率沒有增加，只是在時(shí)鐘的上升和下降沿都可以用來(lái)進(jìn)行數(shù)據(jù)的讀寫操作。對(duì)于SDR 來(lái)說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標(biāo)簽： DRAM 內(nèi)存模塊 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2014-01-13
上傳用戶：euroford
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
