利用Verilog_HDL實現基于FPGA的分頻方法
標簽： Verilog_HDL FPGA 分頻
上傳時間： 2013-10-18
上傳用戶：feitian920
基于FPGA的四階IIR數字濾波器
標簽： FPGA IIR 數字濾波器
上傳時間： 2013-10-17
上傳用戶：fanxiaoqie
基于FPGA的數字濾波系統設計
標簽： FPGA 數字濾波 系統設計
上傳時間： 2013-11-07
上傳用戶：erkuizhang
軟件無線電中 基于FPGA的 CIC抽取濾波器的 設計 主要目的用于給高速信號進行減速處理
標簽： fpga cic 濾波器
上傳時間： 2014-12-28
上傳用戶：chukeey
很有用的一篇基于FPGA的視頻圖像處理系統的論文
標簽： FPGA 視頻圖像 處理系統
上傳用戶：dave520l
提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
標簽： FPGA 實時視頻 信號處理平臺
上傳時間： 2013-11-10
上傳用戶：sjb555
為了實現對非相干雷達的接收相參處理，基于數字穩定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設計了一種基于FPGA的DSU硬件實現方法。實驗結果表明基于FPGA的DSU方法可以提高程序的執行效率和系統的實時性，可實現非相參雷達的相參化功能。
標簽： FPGA 數字穩定校正
上傳時間： 2013-10-14
上傳用戶：603100257
基于FPGA的循環冗余校驗算法實現
標簽： FPGA 循環冗余 校驗算法
上傳時間： 2013-10-09
上傳用戶：busterman
在軟件無線電數字接收機中，從AD前端采集過來的數字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關的數字信號處理任務。因此合理的設計基于FPGA的DDC，以降低數字信號頻率，方便后端DSP實時完成相關的數字信號處理任務就顯得尤為重要。在很多數字信號處理系統中，數字信號頻率是非常高的，而后端數字信號處理器件幾乎不能滿足系統的實時性要求，此時通過合理的設計DDC就可以解決上述問題。
標簽： FPGA DDC 仿真
上傳用戶：432234
基于FPGA的傳統DDS方法優化設計
標簽： FPGA DDS 優化設計
上傳用戶：lmeeworm
蟲蟲下載站版權所有 京ICP備2021023401號-1
<big id="1xvfn"></big>
