隨著圖像處理和模式識別技術(shù)的進(jìn)步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計(jì)和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識別 法的研究 硬件實(shí)現(xiàn)
上傳時間： 2013-06-07
上傳用戶：kikye
無刷直流電機(jī)具有輸出轉(zhuǎn)矩大、調(diào)速性能好、運(yùn)行可靠等一系列優(yōu)點(diǎn)，具有廣泛的應(yīng)用前景，其傳統(tǒng)的理論分析及設(shè)計(jì)方法已經(jīng)比較成熟。它的進(jìn)一步推廣和應(yīng)用，在很大程度上有賴于對其控制策略的研究。本文主要研究了無刷直流電機(jī)的速度控制問題。 無刷直流電機(jī)是一種多變量和非線性的控制系統(tǒng)，傳統(tǒng)的控制方法很難滿足對它的精確控制。近代模糊控制理論在無刷直流電機(jī)的控制中得到了廣泛的應(yīng)用，提高了控制系統(tǒng)的性能。但是，在模糊控制器控制規(guī)則優(yōu)化和參數(shù)在線調(diào)整方面還存在著許多不足。針對這些問題，本文提出了一種使用遺傳算法優(yōu)化的模糊控制器，并且應(yīng)用到無刷直流電機(jī)的控制中。系統(tǒng)采用雙閉環(huán)控制，內(nèi)環(huán)采用電流負(fù)反饋對電機(jī)轉(zhuǎn)矩進(jìn)行調(diào)節(jié)；外環(huán)應(yīng)用模糊控制器進(jìn)行速度控制，通過遺傳算法離線優(yōu)化模糊控制規(guī)則和在線調(diào)節(jié)模糊控制器的參數(shù)以提高系統(tǒng)的動態(tài)性能。同時本文使用Matlab和電機(jī)仿真軟件VisSim對無刷直流電機(jī)的速度控制進(jìn)行了軟件仿真。 數(shù)字信號處理器(DSP)是一種高速的信號處理芯片，近幾年在電機(jī)控制領(lǐng)域得到了廣泛的應(yīng)用。本文以TI公司的TMS320LF2407控制器為基礎(chǔ)，介紹了DSP在無刷直流電機(jī)控制中常用的應(yīng)用技術(shù)。同時為了降低系統(tǒng)開發(fā)設(shè)計(jì)的復(fù)雜性，提高控制系統(tǒng)的可靠性以及軟件開發(fā)的快速性，本文將嵌入式操作系統(tǒng)移植到DSP中，并在該操作平臺上開發(fā)出高效的控制算法。 實(shí)驗(yàn)結(jié)果表明，通過遺傳算法優(yōu)化的模糊控制器對無刷直流電機(jī)模型的不確定性和負(fù)載變化具有較強(qiáng)的適應(yīng)性和魯棒性，而且控制系統(tǒng)具有較好的動態(tài)性能。
標(biāo)簽： 模糊遺傳算法 無刷直流電機(jī) 速度控制
上傳時間： 2013-06-12
上傳用戶：h886166
磁共振成像（MRI）由于自身獨(dú)特的成像特點(diǎn)，使得其處理方法不同于一般圖像.根據(jù)不同的應(yīng)用目的，該文分別提出了MRI圖像去噪和分割兩個算法.首先，該文針對MRI重建后圖像噪聲分布的實(shí)際特點(diǎn)，提出了基于小波變換的MRI圖像去噪算法.該算法詳細(xì)闡明了MRI圖像Rician噪聲的特點(diǎn)，首先對與噪聲和邊緣相關(guān)的小波系數(shù)進(jìn)行建模，然后利用最大似然估計(jì)來進(jìn)行參數(shù)估計(jì)，同時利用連續(xù)尺度間的尺度相關(guān)性特點(diǎn)來進(jìn)行函數(shù)升級，以便獲得最佳萎縮函數(shù)，進(jìn)一步提高圖像的質(zhì)量，最終取得了一定的效果.與此同時，該文對MRI圖像的進(jìn)一步的分析與應(yīng)用展開了一定研究，提出了一種改進(jìn)的快速模糊C均值聚類魯棒分割算法.該算法先用K均值聚類方法得到初始聚類中心點(diǎn)，同時考慮鄰域?qū)Ψ指罱Y(jié)果的影響，對目標(biāo)函數(shù)加以改進(jìn)，用來克服噪聲和非均勻場對MRI圖像分割的影響，達(dá)到魯棒分割的目的，為進(jìn)一步圖像處理和分析打下基礎(chǔ).通過實(shí)驗(yàn)，我們發(fā)現(xiàn)，無論是針對模擬圖像還是實(shí)際圖像，該文所提出的兩個算法都取得了較好的效果，達(dá)到了預(yù)期的目的.
上傳時間： 2013-04-24
上傳用戶：zhichenglu
三相spwm信號是由高頻載波和三相調(diào) 制波比較而得的，三相svpwm信號也可理解為由高頻載波和三相調(diào)制波比較而得，區(qū)別是前者的三相調(diào)制波是三相對稱的正弦波，后者的三相調(diào)制波是三相對稱的馬鞍形波，馬鞍形波由正弦波和一定幅值的三次諧波復(fù)合而成。但令人回味的是，svpwm的最初出現(xiàn)和發(fā)展卻和以上思路大相徑庭，其完全從空間矢量的角度出發(fā)，后來人們才發(fā)現(xiàn)svpwm和spwm的以上淵源[1]。至今svpwm已在三相或多相逆變器中得以廣泛應(yīng)用，其原因有兩個，一是采用svpwm的逆變器輸出相電壓中的基波含量高于采用spwm的逆變器[2][3]，二是dsp的快速運(yùn)算能力可以實(shí)時計(jì)算開關(guān)時間。但在實(shí)際應(yīng)用svpwm時，往往對以下問題感到疑惑：svpwm算法的推導(dǎo)、開關(guān)向量的選擇、dsp的實(shí)現(xiàn)、逆變器輸出相電壓有效值的大小。本文的內(nèi)容將有助這些疑惑的解決，更靈活地應(yīng)用svpwm算法。
上傳時間： 2013-06-05
上傳用戶：851197153
2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實(shí)現(xiàn)的研究就成為了國內(nèi)外的熱點(diǎn)，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計(jì)的仿真測試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時鐘管理等主要部分。針對硬件實(shí)現(xiàn)的特點(diǎn)，對算法的部分運(yùn)算進(jìn)行了簡化。 為了對算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計(jì)開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計(jì)，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對設(shè)計(jì)中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計(jì)出報文級并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點(diǎn),各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計(jì)和實(shí)現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實(shí)現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計(jì).在第二章中先介紹了相干接收和信道估計(jì)的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計(jì)算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進(jìn)行仿真和比較,并針對適合FPGA實(shí)現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計(jì)方案,然后從整體上介紹了接收機(jī)的實(shí)現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個模塊的具體設(shè)計(jì),最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
隨著通信技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，多媒體的應(yīng)用與服務(wù)越來越廣泛，視頻壓縮編碼技術(shù)也隨之成為非常重要的研究領(lǐng)域。運(yùn)動估計(jì)是視頻壓縮編碼中的一項(xiàng)關(guān)鍵技術(shù)。由于視頻編碼系統(tǒng)的復(fù)雜性主要取決于運(yùn)動估計(jì)算法，因此如何找到一種可靠、快速、性能優(yōu)良的運(yùn)動估計(jì)算法一直是視頻壓縮編碼的研究熱點(diǎn)。運(yùn)動估計(jì)在視頻編碼器中承擔(dān)的運(yùn)算量最大、控制最為復(fù)雜，由于對視頻編碼的實(shí)時性要求，因此運(yùn)動估計(jì)模塊一般都采用硬件來設(shè)計(jì)。 本文的目的是在FPGA芯片上設(shè)計(jì)實(shí)現(xiàn)一種更優(yōu)的易于硬件實(shí)現(xiàn)的塊匹配運(yùn)動估計(jì)算法——二步搜索算法。全文首先討論了塊匹配運(yùn)動估計(jì)理論及其主要技術(shù)指標(biāo)，介紹了運(yùn)動估計(jì)技術(shù)在MPEG-4中的應(yīng)用，然后在對典型的運(yùn)動估計(jì)算法進(jìn)行分析比較的基礎(chǔ)上討論了一種性能和硬件實(shí)現(xiàn)難易度綜合指數(shù)較高的二步搜索算法。本文對已有的用于全搜索算法實(shí)現(xiàn)的VLSI結(jié)構(gòu)進(jìn)行了改進(jìn)，設(shè)計(jì)了符合二步搜索算法要求的FPGA實(shí)現(xiàn)結(jié)構(gòu)，并在對其理論分析之后，對實(shí)現(xiàn)該算法的運(yùn)動估計(jì)模塊進(jìn)行了功能模塊的劃分，并運(yùn)用VerilogHDL硬件描述語言、ISE及Modelsim開發(fā)工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設(shè)計(jì)、實(shí)現(xiàn)與時序仿真。最后，對整個運(yùn)動估計(jì)模塊進(jìn)行了仿真測試，給出了其在FPGA上搭建實(shí)現(xiàn)后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結(jié)果可知本文設(shè)計(jì)的各功能模塊工作正常，并且能夠協(xié)同工作，整個運(yùn)動估計(jì)模塊能夠正確的實(shí)現(xiàn)二步搜索運(yùn)動估計(jì)算法，并輸出正確的運(yùn)動估計(jì)結(jié)果；通過對占用硬件資源及時鐘頻率情況的分析驗(yàn)證了本文設(shè)計(jì)的二步搜索運(yùn)動估計(jì)算法的FPGA實(shí)現(xiàn)結(jié)構(gòu)具備先進(jìn)性和實(shí)時可實(shí)現(xiàn)性。
標(biāo)簽： FPGA 運(yùn)動估計(jì) 算法 仿真
上傳時間： 2013-05-27
上傳用戶：wpt
隨著圖像處理和模式識別技術(shù)的進(jìn)步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計(jì)和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識別 法的研究 硬件實(shí)現(xiàn)
上傳時間： 2013-07-28
上傳用戶：hxy200501
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
