為了解決實現(xiàn)的瓶頸，Vivado 工具采用層次化器件編輯器和布局規(guī)劃器、速度提升 了3 至 15 倍且為 SystemVerilog 提供業(yè)界領(lǐng)先支持的邏輯綜合工具、速度提升 了4 倍且確定性更高的布局布線引擎、以及通過分析技術(shù)可最小化時序、線長、路由擁堵等多個變量的“成本”函數(shù)。此外，增量式流程能讓工程變更通知單 (ECO) 的任何修改只需對設(shè)計的一小部分進行重新實現(xiàn)就能快速處理，同時確保性能不受影響。
賽靈思vivado設(shè)計套件專題:http://www.elecfans.com/topic/tech/vivado/
標(biāo)簽：
Integrator
Final_IP
vivado
視頻
上傳時間：
2013-10-12
上傳用戶：誰偷了我的麥兜
