在一這期中，我們擴(kuò)大了討論的範(fàn)圍，涵蓋了在飛思卡爾產(chǎn)品系列中采用的多種技術(shù)，包括8位微控制器(MCU)、32位ColdFire控制器、我們?cè)@大獎(jiǎng)的16位數(shù)字信號(hào)控制器(DSC)及ZigBee® 無線技術(shù)等。此外，我們還增加了一個(gè)來自設(shè)計(jì)聯(lián)盟合作伙伴的內(nèi)容，以及飛思卡爾客戶如何用我們的產(chǎn)品和服務(wù)取得成功的實(shí)例。
上傳時(shí)間： 2013-10-17
上傳用戶：1234xhb
為滿足無線網(wǎng)絡(luò)技術(shù)具有低功耗、節(jié)點(diǎn)體積小、網(wǎng)絡(luò)容量大、網(wǎng)絡(luò)傳輸可靠等技術(shù)要求，設(shè)計(jì)了一種以MSP430單片機(jī)和CC2420射頻收發(fā)器組成的無線傳感節(jié)點(diǎn)。通過分析其節(jié)點(diǎn)組成，提出了ZigBee技術(shù)中的幾種網(wǎng)絡(luò)拓?fù)湫问?，并研究了ZigBee路由算法。針對(duì)不同的傳輸要求形式選用不同的網(wǎng)絡(luò)拓?fù)湫问娇梢员M大可能地減少系統(tǒng)成本。同時(shí)針對(duì)不同網(wǎng)絡(luò)選用正確的ZigBee路由算法有效地減少了網(wǎng)絡(luò)能量消耗，提高了系統(tǒng)的可靠性。應(yīng)用試驗(yàn)表明，采用ZigBee方式通信可以提高傳輸速率且覆蓋范圍大，與傳統(tǒng)的有線通信方式相比可以節(jié)約40%左右的成本。 Abstract: To improve the proposed technical requirements such as low-ower， small nodes， large capacity and reliable network transmission， wireless sensor nodes based on MSP430 MCU and CC2420 RF transceiver were designed. This paper provided network topology of ZigBee technology by analysing the component of the nodes and researched ZigBee routing algorithm. Aiming at different requirements of transmission mode to choose the different network topologies form can most likely reduce the system cost. And aiming at different network to choose the correct ZigBee routing algorithm can effectively reduced the network energy consumption and improved the reliability of the system. Results show that the communication which used ZigBee mode can improve the transmission rate， cover more area and reduce 40% cost compared with traditional wired communications mode.
標(biāo)簽： ZigBee 無線傳感網(wǎng)絡(luò) 協(xié)議研究 路由
上傳時(shí)間： 2013-10-09
上傳用戶：robter
2010 年，科通成為Cadence 公司在中國規(guī)模最大的增值代理商，科通也是Cadence 公司唯一代理區(qū)域覆蓋全國，唯一代理產(chǎn)品范圍覆蓋Cadence PCB 全線（Allegro 和Orcad）的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號(hào)完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協(xié)同設(shè)計(jì)及仿真解決方案，讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接，以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時(shí)通過網(wǎng)表管理、自動(dòng)優(yōu)化路徑以及信號(hào)和電源完整性分析，可以對(duì)產(chǎn)品的成本與性能進(jìn)行優(yōu)化。
標(biāo)簽： Cadence_PCB 2013
上傳時(shí)間： 2013-10-22
上傳用戶：haoxiyizhong
飛思卡爾智能車的舵機(jī)測(cè)試程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //鎖相環(huán)電路允許位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵機(jī)初始化 PWMCTL_CON01=1; //0和1聯(lián)合成16位PWM； PWMCAE_CAE1=0; //選擇輸出模式為左對(duì)齊輸出模式 PWMCNT01 = 0; //計(jì)數(shù)器清零； PWMPOL_PPOL1=1; //先輸出高電平，計(jì)數(shù)到DTY時(shí)，反轉(zhuǎn)電平 PWMPRCLK = 0X40; //clockA 不分頻,clockA=busclock=16MHz;CLK B 16分頻:1Mhz PWMSCLA = 0x08; //對(duì)clock SA 16分頻,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //選擇clock SA做時(shí)鐘源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高電平時(shí)間為1.5ms; PWME_PWME1 = 1;
標(biāo)簽： 飛思卡爾智能車 舵機(jī) 測(cè)試程序
上傳時(shí)間： 2013-11-04
上傳用戶：狗日的日子
Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會(huì)造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
2010 年，科通成為Cadence 公司在中國規(guī)模最大的增值代理商，科通也是Cadence 公司唯一代理區(qū)域覆蓋全國，唯一代理產(chǎn)品范圍覆蓋Cadence PCB 全線（Allegro 和Orcad）的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號(hào)完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協(xié)同設(shè)計(jì)及仿真解決方案，讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接，以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時(shí)通過網(wǎng)表管理、自動(dòng)優(yōu)化路徑以及信號(hào)和電源完整性分析，可以對(duì)產(chǎn)品的成本與性能進(jìn)行優(yōu)化。
標(biāo)簽： Cadence_PCB 2013
上傳時(shí)間： 2013-10-08
上傳用戶：comua
賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)
標(biāo)簽： spartan6 FPGA 賽靈思 資源
上傳時(shí)間： 2013-10-16
上傳用戶：wang0123456789
飛思卡爾的PCB布局布線應(yīng)用筆記，很值得學(xué)習(xí)的
標(biāo)簽： PCB 飛思卡爾 布局布線 應(yīng)用筆記
上傳時(shí)間： 2013-10-21
上傳用戶：aa7821634
深入剖析賽靈思（Xilinx）All Programmable三大創(chuàng)新器件:賽靈思在 28nm 節(jié)點(diǎn)上推出的多種新技術(shù)為客戶帶來了重大的超前價(jià)值，并使賽靈思領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代。賽靈思并不是簡(jiǎn)單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號(hào)和模擬混合信號(hào)（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計(jì)團(tuán)隊(duì)就能進(jìn)一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場(chǎng)推出更具創(chuàng)新性的智能產(chǎn)品。
標(biāo)簽： Programmable Xilinx All 賽靈思
上傳時(shí)間： 2013-10-29
上傳用戶：1427796291
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-12-20
上傳用戶：dongbaobao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
