飛思卡爾S12處理器培訓(xùn)講義 In this LAB, we will: Get familiar with CodeWarrior 4.7 IDE; How to work with project wizard; Light the LEDs
標(biāo)簽： S12 飛思卡爾 處理器 培訓(xùn)講義
上傳時(shí)間： 2013-11-13
上傳用戶：LIKE
電子發(fā)燒友網(wǎng)為大家?guī)?lái)了飛思卡爾Kinetis JTAG寫入器的安裝與使用
標(biāo)簽： Kinetis JTAG 飛思卡爾 寫入器
上傳時(shí)間： 2013-11-14
上傳用戶：aa7821634
過(guò)去，RF功率的性能完全取決于線性效率。如今，開(kāi)發(fā)者遇到更加復(fù)雜的挑戰(zhàn)：需要滿足多種標(biāo)準(zhǔn)、信號(hào)變化和嚴(yán)格的帶寬要求等。針對(duì)這一問(wèn)題，飛思卡爾半導(dǎo)體(NYSE：FSL)日前推出新型硅片RF LDMOS功率晶體管Airfast RF功率解決方案，將性能和能效提升至新的高度。飛思卡爾通過(guò)新的產(chǎn)品系列解決了這種模式轉(zhuǎn)變帶來(lái)的問(wèn)題，該產(chǎn)品系列基于一種更加全面、完整的系統(tǒng)級(jí)RF功率技術(shù)方法。
上傳時(shí)間： 2013-11-25
上傳用戶：drink！
在一這期中，我們擴(kuò)大了討論的範(fàn)圍，涵蓋了在飛思卡爾產(chǎn)品系列中采用的多種技術(shù)，包括8位微控制器(MCU)、32位ColdFire控制器、我們?cè)@大獎(jiǎng)的16位數(shù)字信號(hào)控制器(DSC)及ZigBee® 無(wú)線技術(shù)等。此外，我們還增加了一個(gè)來(lái)自設(shè)計(jì)聯(lián)盟合作伙伴的內(nèi)容，以及飛思卡爾客戶如何用我們的產(chǎn)品和服務(wù)取得成功的實(shí)例。
上傳時(shí)間： 2013-10-17
上傳用戶：1234xhb
飛思卡爾智能車的舵機(jī)測(cè)試程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //鎖相環(huán)電路允許位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵機(jī)初始化 PWMCTL_CON01=1; //0和1聯(lián)合成16位PWM； PWMCAE_CAE1=0; //選擇輸出模式為左對(duì)齊輸出模式 PWMCNT01 = 0; //計(jì)數(shù)器清零； PWMPOL_PPOL1=1; //先輸出高電平，計(jì)數(shù)到DTY時(shí)，反轉(zhuǎn)電平 PWMPRCLK = 0X40; //clockA 不分頻,clockA=busclock=16MHz;CLK B 16分頻:1Mhz PWMSCLA = 0x08; //對(duì)clock SA 16分頻,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //選擇clock SA做時(shí)鐘源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高電平時(shí)間為1.5ms; PWME_PWME1 = 1;
標(biāo)簽： 飛思卡爾智能車 舵機(jī) 測(cè)試程序
上傳時(shí)間： 2013-11-04
上傳用戶：狗日的日子
賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)
標(biāo)簽： spartan6 FPGA 賽靈思 資源
上傳時(shí)間： 2013-10-16
上傳用戶：wang0123456789
飛思卡爾的PCB布局布線應(yīng)用筆記，很值得學(xué)習(xí)的
標(biāo)簽： PCB 飛思卡爾 布局布線 應(yīng)用筆記
上傳時(shí)間： 2013-10-21
上傳用戶：aa7821634
深入剖析賽靈思（Xilinx）All Programmable三大創(chuàng)新器件:賽靈思在 28nm 節(jié)點(diǎn)上推出的多種新技術(shù)為客戶帶來(lái)了重大的超前價(jià)值，并使賽靈思領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代。賽靈思并不是簡(jiǎn)單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。 今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號(hào)和模擬混合信號(hào)（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計(jì)團(tuán)隊(duì)就能進(jìn)一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場(chǎng)推出更具創(chuàng)新性的智能產(chǎn)品。
標(biāo)簽： Programmable Xilinx All 賽靈思
上傳時(shí)間： 2013-10-29
上傳用戶：1427796291
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過(guò)表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-12-20
上傳用戶：dongbaobao
本文是關(guān)于賽靈思Artix-7 FPGA 數(shù)據(jù)手冊(cè):直流及開(kāi)關(guān)特性的詳細(xì)介紹。 文章中也討論了以下問(wèn)題： 1.全新 Artix-7 FPGA 系列有哪些主要功能和特性? Artix-7 系列提供了業(yè)界最低功耗、最低成本的 FPGA，采用了小型封裝，配合Virtex 架構(gòu)增強(qiáng)技術(shù)，能滿足小型化產(chǎn)品的批量市場(chǎng)需求，這也正是此前 Spartan 系列 FPGA 所針對(duì)的市場(chǎng)領(lǐng)域。與 Spartan-6 FPGA 相比，Artix-7 器件的邏輯密度從 20K 到 355K 不等，不但使速度提升 30%，功耗減半，尺寸減小 50%，而且價(jià)格也降了 35%。 2.Artix-7 FPGA 系列支持哪些類型的應(yīng)用和終端市場(chǎng)? Artix-7 FPGA 系列面向各種低成本、小型化以及低功耗的應(yīng)用，包括如便攜式超聲波醫(yī)療設(shè)備、軍用通信系統(tǒng)、高端專業(yè)/消費(fèi)類相機(jī)的 DSLR 鏡頭模塊，以及航空視頻分配系統(tǒng)等。
標(biāo)簽： Artix FPGA 賽靈思 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-11-12
上傳用戶：songyue1991
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
