<strike id="ycwgm"></strike>
隨著科學技術(shù)的發(fā)展，指紋識別技術(shù)被廣泛應用到各種不同的領域。對于一般的指紋識別系統(tǒng)，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應用情況的基礎上，以網(wǎng)絡技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識別技術(shù)中各個環(huán)節(jié)的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結(jié)果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準點的方法，同時結(jié)合可變界限盒思想進行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡技術(shù)，開發(fā)了后臺指紋特征匹配服務系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
multisim10漢化與注冊機方便初學者進行電路仿真，希望大家喜歡
上傳時間： 2013-06-05
上傳用戶：plsee
正交頻分復用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現(xiàn)過程，并給出了相應的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設計、仿真和實現(xiàn)。本設計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-07-25
上傳用戶：14786697487
目前電力系統(tǒng)正朝著設備數(shù)字化和網(wǎng)絡互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會越來越復雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實現(xiàn)方案，簡要分析了其軟硬件結(jié)構(gòu)和功能；接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設計方案；針對大容量故障數(shù)據(jù)的存儲問題，設計了在內(nèi)嵌PowerPC微處理器的FPGA上實現(xiàn)SDRAM控制器的方案，并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測距算法在輸電線路故障錄波器中應用的相關問題。
上傳時間： 2013-07-17
上傳用戶：asddsd
近年來，圖像處理與識別技術(shù)得到了迅速的發(fā)展。人們已經(jīng)充分認識到圖像處理和識別技術(shù)是認識世界、改造世界的重要手段。目前，圖像識別技術(shù)已應用到很多領域，滲入到各行各業(yè)，在醫(yī)學、公安、交通、工業(yè)等領域具有廣闊的應用前景。 這篇論文介紹了一種基于DSP＋FPGA構(gòu)架的實時圖像識別系統(tǒng)。DSP作為圖像識別模塊的核心，負責圖像識別算法的實現(xiàn)；FPGA作為圖像采集模塊的核心，負責圖像的采集，并且完成預處理工作。圖像識別算法的運算量大，并且控制復雜，對系統(tǒng)的性能要求很高。DSP的特殊結(jié)構(gòu)和優(yōu)良性能很好地滿足了系統(tǒng)的需要，而FPGA的高速性和靈活性也保證了系統(tǒng)實時性，并且簡化了外圍電路，減少了系統(tǒng)設計難度。 系統(tǒng)使用模板匹配和神經(jīng)網(wǎng)絡算法對數(shù)字0～9進行識別。模板匹配一般適用于識別規(guī)范化的數(shù)字、字符等小型字符集（特別是同一字體的字符集）。由于結(jié)構(gòu)比較簡單，系統(tǒng)處理能力強，模板匹配的識別速度快并且識別率高，取得很好的效果。神經(jīng)網(wǎng)絡所具有的分布式存儲、高容錯性、自組織和自學習功能，使其對圖像識別問題顯示出極大的優(yōu)越性。 研究表明，在DSP+FPGA的構(gòu)架上實現(xiàn)的圖像識別系統(tǒng)，具有結(jié)構(gòu)靈活、通用性強的特點，適用于模塊化設計，有利于提高算法的效率。系統(tǒng)可以充分發(fā)揮和結(jié)合DSP和FPGA的優(yōu)勢，準確快速地實現(xiàn)圖像識別。通過軟、硬件的靈活組合，系統(tǒng)可以實現(xiàn)圖像處理大部分的相關功能，使之能夠運用到工業(yè)視覺檢測、汽車牌照識別等系統(tǒng)中。
標簽： DSPFPGA 圖像識別 系統(tǒng)設計
上傳時間： 2013-06-18
上傳用戶：com1com2
論文以反應式步進電機為研究對象，應用了先進的FPGA/CPLD技術(shù)，設計了一種全數(shù)字的步進電機控制系統(tǒng)，通過了仿真、綜合和下載的各個程序測試環(huán)節(jié)，并在實驗中得到了良好的應用。 本論文分析了反應式步進電機工作原理以及其具體的控制過程，然后闡述了FPGA的設計原理以及所涉及到的相關芯片，接著對所要應用的硬件語言VerilogHDL方面的知識進行了簡要地介紹，這些為論文的具體設計部分提供了理論基礎。 本系統(tǒng)針對需要實現(xiàn)對步進電機的調(diào)速，設計出了一種符合要求的連續(xù)可調(diào)的脈沖信號發(fā)生器，整個脈沖信號發(fā)生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設計思路，為系統(tǒng)的設計和維護提供了方便，同時也提高了系統(tǒng)性能的可擴展性。系統(tǒng)采用一種軟件硬化的設計思路，應用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設計的正確性。論文針對VerilogHDL硬件語言的應用技巧以及實際編寫程序中經(jīng)常遇到的問題都做了詳細的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設計的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價廉等特點。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)系統(tǒng)集成的進一步發(fā)展。整個系統(tǒng)設計采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個系統(tǒng)運行變得十分可靠，調(diào)試也極為方便。作為一種先進技術(shù)的應用，論文在很多方面做了新的嘗試。
標簽： FPGA 步進電機控制 系統(tǒng)研究
上傳時間： 2013-05-20
上傳用戶：zoushuiqi
軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標準的提出，日益受到國內(nèi)外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術(shù)的TD-SCDMA作為通信史上第一個“中國標準”，有望扭轉(zhuǎn)多年來我國移動通信制造業(yè)的被動局面，是實現(xiàn)信息產(chǎn)業(yè)騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統(tǒng)互聯(lián)和升級變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號重構(gòu)、多抽樣率信號處理、積分梳狀濾波器等理論分析，重點闡釋了FIR濾波器的設計方法及濾波器的FPGA實現(xiàn)等技術(shù)問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現(xiàn)整數(shù)倍抽取、整數(shù)倍內(nèi)插、分數(shù)倍抽樣率變換，并分析了網(wǎng)絡結(jié)構(gòu)的等效變換、多相濾波及積分梳狀濾波器的設計理論。 緊接著重點闡述了軟件無線電中FIR濾波器的設計理論，包括窗函數(shù)法、頻率抽樣法及等紋波法。分析了各種設計方法所能達到的性能指標及優(yōu)缺點，并結(jié)合工程實例給出了相關的Matlab程序。并對FIR濾波器結(jié)構(gòu)的選擇及系數(shù)字長的確定等問題進行了分析。此外，也介紹了在Matlab進行輔助設計時一些常用函數(shù)和命令的用法。 本文選用FPGA來實現(xiàn)中頻軟件無線電，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實現(xiàn)的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設計中的關鍵技術(shù)和在信號處理中的設計原則以后，重點介紹了FIR濾波器的FPGA實現(xiàn)方法。提出了分布式算法、加法器網(wǎng)絡法以及分段FIFO等實現(xiàn)方法。最后，提出了一種QuartusII與MATLAB聯(lián)合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果，提高設計效率。并結(jié)合工程實例詳盡的介紹了FIR濾波器的設計開發(fā)流程。
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
本文首先對目前使用比較多的幾種擴頻調(diào)制方式：BPSK調(diào)制方式、QPSK調(diào)制方式、CCK調(diào)制方式、MBOK調(diào)制方式進行了介紹，并從誤碼率、處理增益、頻帶利用率等方面對它們進行了比較，重點討論了MBOK調(diào)制方式的優(yōu)越性能。然后研究了MBOK調(diào)制方式的擴頻和解擴方案，包括高速數(shù)據(jù)進行串并轉(zhuǎn)換、擴頻、偽碼同步、解擴等。最后，以Altera公司的MAXPLUSⅡ開發(fā)系統(tǒng)為平臺，對系統(tǒng)的各個部分進行了模塊化設計，并進行了軟件仿真，仿真結(jié)果表明，設計達到了預定的要求。
標簽： MBOK FPGA 擴頻 實現(xiàn)研究
上傳時間： 2013-05-15
上傳用戶：dancnc
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進行了探索。 本文對三大關鍵技術(shù)進行了深入研究： 第一，由掃頻信號發(fā)生器的設計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進行了系統(tǒng)的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學運算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應用于該算法，對該方法進行改進，完成了基于流水線技術(shù)的BCD碼除法運算的設計，并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機和FPGA體系結(jié)構(gòu)的集成化設計方案；以VerilogHDL為設計語言，實現(xiàn)了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術(shù)等，進而提出了系統(tǒng)的總體設計方案，包括設計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
