隨著信息技術(shù)的飛速發(fā)展，人們對(duì)數(shù)據(jù)采集、信號(hào)處理的要求越來(lái)越高：不僅要求高速、高精度和高實(shí)時(shí)，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號(hào)處理過(guò)程都是依賴于PC完成，則存在著安裝麻煩、價(jià)格昂貴且電磁兼容性差等缺點(diǎn)。 嵌入式系統(tǒng)是一個(gè)快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究?jī)?nèi)容涉及到計(jì)算機(jī)學(xué)科的各個(gè)方面。將嵌入式系統(tǒng)引入雷達(dá)信號(hào)處理系統(tǒng)，能極大的提高系統(tǒng)的實(shí)時(shí)性和靈活性。本文的研究正是基于ARM的雷達(dá)信號(hào)處理系統(tǒng)。 本文在對(duì)線性調(diào)頻連續(xù)波雷達(dá)測(cè)速測(cè)距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡(jiǎn)的雷達(dá)信號(hào)處理系統(tǒng)，其硬件平臺(tái)以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴(kuò)展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實(shí)現(xiàn)對(duì)線性調(diào)頻連續(xù)波雷達(dá)回波信號(hào)進(jìn)行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測(cè)、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲(chǔ)。在軟件設(shè)計(jì)方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對(duì)實(shí)現(xiàn)了對(duì)網(wǎng)口、IDE、LCD等模塊的驅(qū)動(dòng)程序編寫，并在MiniGUI上進(jìn)行基于顯示終端需求的圖形用戶界面開(kāi)發(fā)。
標(biāo)簽： ARM 雷達(dá)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：Shoen
本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過(guò)比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個(gè)外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測(cè)實(shí)現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測(cè)機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測(cè)。在完成LlN控制器設(shè)計(jì)后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實(shí)現(xiàn)要點(diǎn)，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗(yàn)證平臺(tái)方案，并以LlN控制器作為驗(yàn)證這一平臺(tái)的IP，在FPGA上成功的實(shí)現(xiàn)了驗(yàn)證方案。論文同時(shí)介紹了從SOC設(shè)計(jì)向FPGA原型驗(yàn)證轉(zhuǎn)換時(shí)的處理方法及工程經(jīng)驗(yàn)，介紹了MCU及驗(yàn)證平臺(tái)的測(cè)試平臺(tái)思想，以及基于FPGA原型和邏輯分析儀實(shí)時(shí)測(cè)試的MCU固件代碼覆蓋率測(cè)試方法。 目前8位MCU在中低端的應(yīng)用越來(lái)越廣泛，特別是目前發(fā)展迅速的汽車電子和消費(fèi)電子領(lǐng)域。因此對(duì)MCU架構(gòu)的不斷研究和提高，對(duì)更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計(jì)，以及如何更快速的實(shí)現(xiàn)芯片驗(yàn)證將極大的推動(dòng)MCU在各個(gè)領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-14
上傳用戶：李夢(mèng)晗
電極壓力是電阻點(diǎn)焊的主要參數(shù)之一，電極壓力的恒定性、可調(diào)性對(duì)于保證焊點(diǎn)的質(zhì)量是非常重要的，但是，目前生產(chǎn)中普遍使用的氣動(dòng)焊槍，不具備調(diào)節(jié)電極壓力的功能。本文的目的就是研制一種新型的伺服驅(qū)動(dòng)的懸掛式點(diǎn)焊槍，該焊槍能夠在焊接的過(guò)程中對(duì)電極壓力進(jìn)行實(shí)時(shí)的調(diào)節(jié)，從而實(shí)現(xiàn)復(fù)雜的焊接循環(huán)，提高焊接質(zhì)量。 焊槍采用伺服電機(jī)作為動(dòng)力裝置，以滾珠絲杠為主要傳動(dòng)機(jī)構(gòu)，結(jié)構(gòu)簡(jiǎn)單緊湊，運(yùn)動(dòng)平穩(wěn)靈活。壓力控制系統(tǒng)采用32位的ARM微處理器作為核心，與采用傳統(tǒng)的單片機(jī)相比，系統(tǒng)的工作頻率大幅提高，硬件功能更加強(qiáng)大，更適合電極壓力的實(shí)時(shí)控制。此外，在系統(tǒng)中移植了uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)，并在此基礎(chǔ)上構(gòu)建了一個(gè)分層次的、多任務(wù)的、消息機(jī)制的軟件系統(tǒng)，充分發(fā)揮了ARM的性能，提高了系統(tǒng)的穩(wěn)定性和實(shí)時(shí)性。 利用伺服焊槍進(jìn)行了焊接試驗(yàn)，在焊接過(guò)程中，伺服電機(jī)工作在力矩模式下，采用開(kāi)環(huán)的控制方式，利用電壓信號(hào)控制電極的壓力和速度，通過(guò)驅(qū)動(dòng)器的反饋信號(hào)檢測(cè)電極的壓力和位置，使用I/O口控制焊接電源。 實(shí)驗(yàn)結(jié)果證明，本課題研制的伺服焊槍的機(jī)械裝置的精度和響應(yīng)速度均能夠滿足焊接的需要，而且可以實(shí)現(xiàn)快速漸進(jìn)，低速爬行，電極輕接觸，快速預(yù)壓等功能，有助于延長(zhǎng)電極壽命和提高焊接效率。而且，使用伺服焊槍進(jìn)行了低碳鋼焊接試驗(yàn)，采用馬鞍形的加壓方式，與恒定壓力條件相比，焊接中飛濺大幅減少，焊點(diǎn)強(qiáng)度和塑性增加，焊接質(zhì)量有明顯提高。
上傳時(shí)間： 2013-04-24
上傳用戶：yan2267246
ADS7824是美國(guó)BB公司生產(chǎn)的12位開(kāi)關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作
上傳時(shí)間： 2013-07-08
上傳用戶：yy307115118
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國(guó)際先進(jìn)技術(shù)相比，我國(guó)在這一領(lǐng)域的研究和開(kāi)發(fā)工作還相當(dāng)落后，這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù)，填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的，我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過(guò)幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無(wú)“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過(guò)程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過(guò)對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過(guò)程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過(guò)模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過(guò)綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
8位電流模模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究 8位電流模模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究
標(biāo)簽： 8位 電流模 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-06-21
上傳用戶：kaixinxin196
隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過(guò)對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。 在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語(yǔ)言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開(kāi)發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語(yǔ)言代碼形式存在可與任何綜合庫(kù)、工藝庫(kù)以及FPGA結(jié)合開(kāi)發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過(guò)FPGA驗(yàn)證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時(shí)間： 2013-04-24
上傳用戶：jlyaccounts
FFT/IFFT是時(shí)域信號(hào)與頻域信號(hào)之間轉(zhuǎn)換的基本運(yùn)算，是數(shù)字信號(hào)處理的核心工具之一，因此，它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天，不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域，對(duì)數(shù)字信號(hào)處理的速度、精度和實(shí)時(shí)性要求不斷提高。為滿足不斷提高的要求，國(guó)內(nèi)外不斷地推出各種FFT/IFFT處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復(fù)編程的特點(diǎn)及豐富資源，所以它受到廣泛的關(guān)注。 本論文就是一種基于FPGA實(shí)現(xiàn)浮點(diǎn)型數(shù)據(jù)的FFT及IFFT處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結(jié)構(gòu)，這種結(jié)構(gòu)可以使各級(jí)運(yùn)算并行處理，對(duì)輸入進(jìn)來(lái)的數(shù)據(jù)進(jìn)行連續(xù)處理，提高了運(yùn)算速度，滿足了系統(tǒng)的實(shí)時(shí)性要求；另外處理器所處理的數(shù)據(jù)是32位浮點(diǎn)型的，因此它同時(shí)提高了運(yùn)算的精度。
標(biāo)簽： FPGA IFFT FFT 浮點(diǎn)
上傳時(shí)間： 2013-07-12
上傳用戶：cuicuicui
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開(kāi)發(fā)設(shè)計(jì)開(kāi)始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開(kāi)始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來(lái)越廣泛的應(yīng)用前景。 該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器，這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過(guò)軟件仿真和在Altera的FPGA開(kāi)發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。 通過(guò)對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過(guò)程中還提出了兩個(gè)有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來(lái)設(shè)計(jì)，減少了傳輸延時(shí)，提高了運(yùn)行速度，并大大減少了對(duì)FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問(wèn)題，提高了處理器的性能。
上傳時(shí)間： 2013-07-21
上傳用戶：caozhizhi
現(xiàn)代IC設(shè)計(jì)中，隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增長(zhǎng)，驗(yàn)證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計(jì)中，很難用單一的驗(yàn)證方法來(lái)對(duì)復(fù)雜芯片進(jìn)行有效的驗(yàn)證，為了將設(shè)計(jì)錯(cuò)誤減少到可接受的最小量，需要將一系列的驗(yàn)證方法和工具結(jié)合起來(lái)。 在64位全定制嵌入式CPU設(shè)計(jì)過(guò)程中，使用了多種驗(yàn)證技術(shù)和方法，并將FPGA驗(yàn)證作為ASIC驗(yàn)證的重要補(bǔ)充，加強(qiáng)了設(shè)計(jì)正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
上傳時(shí)間： 2013-04-24
上傳用戶：003030
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
