<strike id="qgmsu"></strike>
·航模直流無刷無感電機調(diào)速控制系統(tǒng)設(shè)計
標(biāo)簽： 航模 直流無刷 電機調(diào)速 控制系統(tǒng)設(shè)計
上傳時間： 2013-06-09
上傳用戶：xzt
地感線圈車檢器在51單片機的實現(xiàn)，成熟！
標(biāo)簽： MCU 線圈
上傳時間： 2013-05-29
上傳用戶：907070592
介紹了光纖光柵感溫火災(zāi)探測系統(tǒng)的應(yīng)用原理，并重點闡述了用CPLD 設(shè)計虛擬MC14499 器件模塊，給出并解釋了用Verilog HDL 語言實現(xiàn)的部分程序和仿真測試結(jié)果。
標(biāo)簽： 光纖光柵 火災(zāi)探測
上傳時間： 2013-08-16
上傳用戶：zhang_yi
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2013-08-20
上傳用戶：liuwei6419
基于FPGA的鍵盤掃描模塊的設(shè)計實現(xiàn),感興趣的請下載
標(biāo)簽： FPGA 鍵盤掃描 模塊
上傳時間： 2013-08-22
上傳用戶：kbnswdifs
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
標(biāo)簽： 封裝 IC封裝 制程
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
調(diào)匝式消弧線圈接地補償裝置調(diào)匝式消弧線圈接地變成套補償裝置
標(biāo)簽： 消弧線圈 接地補償裝置
上傳時間： 2014-12-24
上傳用戶：qq1604324866
透過增加輸入電容，可以在獲得更多鏈波電流的同時，還能藉由降低輸入電容的壓降來縮小電源的工作輸入電壓範(fàn)圍。這會影響電源的變壓器圈數(shù)比以及各種電壓與電流應(yīng)力(current stresscurrent stress current stresscurrent stress current stress current stress )。電容鏈波電流額定值越大，應(yīng)力越小，電源效率也就越高。
標(biāo)簽： 輸入電容 電流
上傳時間： 2013-11-11
上傳用戶：jelenecheung
電子變壓器是電源設(shè)備中的重要元件，它的漏感對整流電路、變壓器的發(fā)熱情況和周圍電路等都有較大影響，高頻時的影響更加顯著。因此，在設(shè)計電子變壓器過程中，漏感計算的準(zhǔn)確度就成為衡量一個設(shè)計方案優(yōu)劣的主要指標(biāo)之一。電子變壓器和電力變壓器的工作都基于電磁感應(yīng)原理，因此可借助電力變壓器中計算漏感的思路計算電子變壓器的漏感，但是它們無論在鐵心、繞組，還是絕緣結(jié)構(gòu)的設(shè)計上，都有顯著的差別，這就決定了它們之間計算的差別。
標(biāo)簽： 電子變壓器 漏感 計算
上傳時間： 2013-11-21
上傳用戶：ssz1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
