隨著我國經(jīng)濟(jì)建設(shè)的快速發(fā)展,人們的生活消費(fèi)水平也越來越高,對餐飲業(yè)的服務(wù)質(zhì)量和服務(wù)方式也不斷地提出新的要求。基于計(jì)算機(jī)處理和無線通信技術(shù)的餐飲服務(wù)系統(tǒng)應(yīng)運(yùn)而生,本文就基于ARM9的無線餐飲服務(wù)終端系統(tǒng)進(jìn)行了研究和開發(fā),通過對終端的操作,實(shí)現(xiàn)無線點(diǎn)菜功能。 在參考閱讀了大量信息資料的基礎(chǔ)上,確定了以嵌入式系統(tǒng)為終端、基于微功率短距離無線通信技術(shù)進(jìn)行無線通信的整體設(shè)計(jì)方案。嵌入式系統(tǒng)成本低、體積小、功耗低且可靠性高,是開發(fā)餐飲服務(wù)終端系統(tǒng)的絕佳選擇,而微功率短距離無線通信技術(shù)開發(fā)容易,成本低廉。所以本課題選擇ARM嵌入式開發(fā)板和短距離RF無線數(shù)據(jù)傳輸模塊作為開發(fā)餐飲服務(wù)終端的硬件。 本文配置了適合嵌入式系統(tǒng)開發(fā)的交叉編譯環(huán)境,在此環(huán)境下,通過對系統(tǒng)引導(dǎo)程序的配置、對Linux內(nèi)核的裁減和對root文件系統(tǒng)的定制,開發(fā)了基于本平臺的嵌入式Linux操作系統(tǒng);用C語言編寫了基于無線數(shù)據(jù)傳輸模塊的無線通信應(yīng)用程序,通過數(shù)據(jù)發(fā)送和數(shù)據(jù)接收,實(shí)現(xiàn)了點(diǎn)菜數(shù)據(jù)在餐飲服務(wù)終端和服務(wù)器之間的無線傳輸;設(shè)計(jì)了點(diǎn)菜終端的圖形用戶界面,操作者可在此界面上進(jìn)行點(diǎn)菜操作,實(shí)現(xiàn)點(diǎn)菜功能。 在開發(fā)過程中,對Linux操作系統(tǒng)的內(nèi)核源碼、運(yùn)行和管理機(jī)制進(jìn)行了深入研究,就啟動代碼的更改和內(nèi)核的裁減進(jìn)行了探討和開發(fā);應(yīng)用程序采用共享內(nèi)存的Linux多線程技術(shù)進(jìn)行功能處理,就線程管理問題的進(jìn)行了分析探討。
標(biāo)簽: ARM 無線 服務(wù) 終端系統(tǒng)
上傳時(shí)間: 2013-06-12
上傳用戶:壞壞的華仔
進(jìn)入20世紀(jì)90年代后,隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展,嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對性,即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場合與特定功能,這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的,且常常受到體積、成本、功能、處理能力等各種條件的限制。因此,如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性,就可以用最低的成本,最少的時(shí)間,快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺,并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開發(fā)環(huán)節(jié)中,充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則,并進(jìn)行全面的電路仿真試驗(yàn),保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn),并充分考慮到用戶的需要,擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無線接口等,為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下: 1.完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺,可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變,如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中,總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計(jì)原則及設(shè)計(jì)方法。 2.完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì),在ARM硬件平臺上成功擴(kuò)展了PCI設(shè)備,成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3.完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作,完成了基于AT89C51的PCI測試卡軟硬件設(shè)計(jì)。基于此測試卡,可以實(shí)現(xiàn)對系統(tǒng)中的PCI通訊功能進(jìn)行有效測試,以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成,使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒?yàn)平臺,用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。
標(biāo)簽: CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-05-22
上傳用戶:sztfjm
最新MDK注冊機(jī)(mdk4.13)保用到2022年
上傳時(shí)間: 2013-05-18
上傳用戶:gzming
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù),采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中,我們綜合考慮了系統(tǒng)性能要求,功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率,選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式,并在Quartus軟件平臺上采用VHDL語言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進(jìn)意見。
標(biāo)簽: FPGA 多路 分 通信系統(tǒng)
上傳時(shí)間: 2013-06-27
上傳用戶:fzy309228829
現(xiàn)代IC設(shè)計(jì)中,隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增長,驗(yàn)證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計(jì)中,很難用單一的驗(yàn)證方法來對復(fù)雜芯片進(jìn)行有效的驗(yàn)證,為了將設(shè)計(jì)錯誤減少到可接受的最小量,需要將一系列的驗(yàn)證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計(jì)過程中,使用了多種驗(yàn)證技術(shù)和方法,并將FPGA驗(yàn)證作為ASIC驗(yàn)證的重要補(bǔ)充,加強(qiáng)了設(shè)計(jì)正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu),結(jié)合選用的Xilinx的Virtex
上傳時(shí)間: 2013-04-24
上傳用戶:003030
近年來,在鋼鐵材質(zhì)質(zhì)量檢測的研究領(lǐng)域,電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點(diǎn)取得了大量成果,然而對于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況,論文將先進(jìn)的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測中。SOPC技術(shù)將處理器、存儲器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件集成到一個(gè)可編程邏輯器件上,構(gòu)建成一個(gè)可編程的片上系統(tǒng)。 論文詳細(xì)論述了基于FPGA的電磁無損檢測試驗(yàn)裝置的理論基礎(chǔ),并在此基礎(chǔ)上給出了總體設(shè)計(jì)方案。全文著重?cái)⑹隽讼到y(tǒng)的模擬部分,系統(tǒng)配置以及軟件部分的整個(gè)設(shè)計(jì)過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點(diǎn),采用Vefilog HDL,語言實(shí)現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器,使得信號激勵和信號采集在同一片芯片中實(shí)現(xiàn),從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應(yīng),必須抑制由此引入的多種因素的干擾,利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號中提取出有效信號的幅度和相位,同時(shí)利用NiosⅡC2H功能對濾波模塊進(jìn)行硬件加速處理,大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進(jìn)行無損檢測。最后運(yùn)用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進(jìn)行了定性測試,取得了較好的檢測結(jié)果。 試驗(yàn)結(jié)果表明,將SOPC技術(shù)應(yīng)用到電磁無損檢測系統(tǒng)中,系統(tǒng)的檢測速度和檢測精度都有所提高,并使得整個(gè)系統(tǒng)在規(guī)模、可靠性、性能指標(biāo)、開發(fā)成本、產(chǎn)品維護(hù)及硬件升級等多方面實(shí)現(xiàn)了優(yōu)化。
上傳時(shí)間: 2013-06-04
上傳用戶:13081287919
擴(kuò)頻通信技術(shù)是信息時(shí)代的三大高技術(shù)通信傳輸方式之一,與常規(guī)的通信技術(shù)相比。具有低截獲率、強(qiáng)抗噪聲、抗干擾性,具有信息隱蔽和多址通信等特點(diǎn),目前已從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展。在民用化之后,它被迅速推廣到各種公用和專用通信網(wǎng)絡(luò)之中,如衛(wèi)星通信、數(shù)據(jù)傳輸、定位、測距等系統(tǒng)中。 擴(kuò)頻通信技術(shù)中,最常見的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng),然而目前專用擴(kuò)頻芯片大部分功能都已固化。缺少產(chǎn)品開發(fā)的靈活性。其次,目前用FPGA與DSP相結(jié)合實(shí)現(xiàn)的直接序列擴(kuò)頻的收發(fā)系統(tǒng)比較多,系統(tǒng)復(fù)雜且成本高。另外,現(xiàn)代擴(kuò)頻通信系統(tǒng)在接收和發(fā)送端需要完成許多快速復(fù)雜的信號處理,這對電路的可靠性和處理速度提出了更高的要求。因此,設(shè)計(jì)一個(gè)全部用FPGA技術(shù)實(shí)現(xiàn)的擴(kuò)頻通信收、發(fā)系統(tǒng)具有較強(qiáng)的實(shí)際應(yīng)用價(jià)值。 根據(jù)FPGA的高速并行處理能力和全硬件實(shí)現(xiàn)的特點(diǎn),采用直接序列擴(kuò)頻技術(shù),借助QuartusⅡ6.0及Protel99se工具,完成了系統(tǒng)的軟件仿真和硬件電路設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明,比用傳統(tǒng)的FPGA與DSP相結(jié)合實(shí)現(xiàn)方式,提高了處理速度,減少了硬件延時(shí)。同時(shí)采用了流水線技術(shù),提高了系統(tǒng)并行處理的能力。并且系統(tǒng)功能可以通過程序來修改和升級,與專用擴(kuò)頻芯片相比,具有很大的靈活性。所有模塊都集成在一個(gè)芯片中,提高了系統(tǒng)的穩(wěn)定性和可靠性。
上傳時(shí)間: 2013-05-18
上傳用戶:天天天天
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后,以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測,隨著研究的深入和應(yīng)用的擴(kuò)大,在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景,發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展,它的功能、應(yīng)用和可靠性逐漸增加,在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊,為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高,密度也更大,其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開發(fā)成本,F(xiàn)PGA 設(shè)計(jì)成為電子自動化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測算法入手,總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法,使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后,能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上,達(dá)到實(shí)時(shí)的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計(jì)算,這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對檢測算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統(tǒng)成本、開發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板,在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等,通過分析可以對算法進(jìn)行細(xì)致的劃分,實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化:在Adaboost算法中,需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù),然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練,提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明,在視頻輸入輸出接入的同時(shí),人臉檢測能夠達(dá)到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽: FPGA 人臉檢測 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:大融融rr
眾所周知,信息傳輸?shù)暮诵膯栴}是有效性和可靠性,調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善,到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運(yùn)用,使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù),因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。 本文對基于FPGA的16QAM調(diào)制解調(diào)進(jìn)行了討論和研究。首先對16QAM調(diào)制解調(diào)原理進(jìn)行了闡述,建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型,然后通過分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案。最后編寫Verilog代碼實(shí)現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417,并通過軟件編程對其進(jìn)行了相關(guān)調(diào)試。文中詳細(xì)介紹了基帶成形濾波器、載波恢復(fù)和定時(shí)同步的基本原理及其設(shè)計(jì)方法。首先用Matlab對整個(gè)16QAM系統(tǒng)進(jìn)行了軟件仿真;然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫、行為仿真和綜合,最后詳細(xì)闡述了異步串口(UART)的FPGA實(shí)現(xiàn),把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
標(biāo)簽: FPGA QAM 調(diào)制解調(diào) 技術(shù)研究
上傳時(shí)間: 2013-06-12
上傳用戶:q123321
近年來,隨著網(wǎng)絡(luò)技術(shù)的發(fā)展和視頻編碼標(biāo)準(zhǔn)受到廣泛接受,視頻點(diǎn)播、視頻流和遠(yuǎn)程教育等基于網(wǎng)絡(luò)的多媒體業(yè)務(wù)逐漸普及。為了對擁有不同終端資源,不同接入網(wǎng)絡(luò)以及不同興趣的用戶提供靈活的多媒體數(shù)據(jù)訪問服務(wù),多媒體數(shù)據(jù)的內(nèi)容需要根據(jù)應(yīng)用環(huán)境動態(tài)調(diào)整,轉(zhuǎn)碼正是實(shí)現(xiàn)這一挑戰(zhàn)性任務(wù)的關(guān)鍵技術(shù)之一。 視頻轉(zhuǎn)碼對時(shí)間的要求非常苛刻,以至于用高速的通用微處理器芯片也無法在規(guī)定的時(shí)間內(nèi)完成必要的運(yùn)算。因此,必須為這樣的運(yùn)算設(shè)計(jì)一個(gè)專用的高速硬線邏輯電路,在高速FPGA器件上實(shí)現(xiàn)或制成高速專用集成電路。用高密度的FPGA來構(gòu)成完成轉(zhuǎn)碼算法所需的電路系統(tǒng),實(shí)現(xiàn)專用集成電路的功能,因其成本低、設(shè)計(jì)周期短、功耗小、可靠性高、使用靈活等優(yōu)點(diǎn)而成為適合本課題的最佳選擇。 本文根據(jù)MPEG-2中可變長編碼(VLC)理論,采用了兩級查找表減少了VLC存儲空間的使用,完成VLC編碼的實(shí)現(xiàn)。根據(jù)MPEG-2中關(guān)于System Packet的定義,針對FPGA可實(shí)現(xiàn)性,以空間換取復(fù)雜度的減少,實(shí)現(xiàn)了PES包的打包模塊。根據(jù)MPEG-2相應(yīng)的轉(zhuǎn)碼理論,完成了對系統(tǒng)解碼模塊相應(yīng)的連接和調(diào)試,對解碼模塊以真實(shí)的bit流進(jìn)行了貼近板級的情況的仿真。根據(jù)MPEG-2中TM5的算法的局限性,分析得出只需要對P幀進(jìn)行相應(yīng)處理即可改進(jìn)場景變換對視頻質(zhì)量的影響,完成對TM5的算法的改進(jìn)。通過性能估算和電路仿真,各模塊的吞吐率能夠滿足轉(zhuǎn)碼系統(tǒng)的要求。
上傳時(shí)間: 2013-07-22
上傳用戶:shinesyh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1