嵌入式系統是以應用為中心,以計算機為基礎,并且軟硬件可裁剪,適用于應用系統對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統。嵌入式系統一般由嵌入式微處理器、外圍硬件設備、嵌入式操作系統以及用戶的應用程序4部分組成,用于實現對其它設備的控制、監視或管理等功能。其廣泛應用于控制領域、消費電子產品等行業,已成為現代電子領域的重要研究方向之一。而隨著電子技術,多媒體技術及網絡技術快速發展,視頻監控系統也正在向嵌入式,數字化,網絡化方向發展。嵌入式視頻監控系統充分利用大規模集成電路和網絡的科技成果,實現體積小巧,性能穩定,通訊便利的監控產品。本項的目的正是建立一個完整的基于 ARM9 核心處理器和嵌入式 Linux 操作系統的嵌入式視頻監控系統。 本項目是在 ARM 微處理器平臺上,移植嵌入式Linux操作系統,并完成視頻采集、壓縮、傳輸任務。系統采用 ARM 微處理器 AT91RM9200作為主處理器,以視頻采集芯片 ADV7181 作為視頻采集設備,用 H.263視頻壓縮協議對視頻數據進行壓縮,最后通過中興通信公司 MG815+CDMA通信模塊傳輸到服務器上。 本論文主要分成五個章節: 第一章:首先介紹ARM和嵌入式Linux操作系統的特點和當前的發展概況,然后說明了本文的課題背景及意義; 第二章:描述了硬件開發平臺。本系統采用了 ALTMEL 的AT91RM9200為核心的開發平臺,并擴展了以視頻采集模塊和CDMA無線傳輸模塊; 第三章:描述了本系統的軟件開發平臺,包括嵌入式Linux開發流程以及移植到具體硬件平臺需要完成的工作,如 U-Boot 的移植、Linux內核的編譯與裁剪、文件系統的制作等; 第四章:首先論述了本系統中的難點 FIFO 設備的驅動編寫,隨后在對H.263視頻壓縮編碼敘述的基礎上針對塊匹配運動估計給出了一種改進的菱形搜索算法代替原有的三步搜索法,并且通過實驗結果證明,經算法改進優化的新菱形算法優于原先的三步搜索法; 第五章:得出了實驗結果,完成了視頻數據的無線網絡傳輸。
上傳時間: 2013-04-24
上傳用戶:martinyyyl
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數學公式推導和結構框圖,并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統移動臺解復用技術的硬件實現,在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
自90年代以來,LED顯示屏的設計制造和應用水平得到日益提高,LED顯示屏經歷了從單色、雙色圖文顯示屏,到圖像顯示屏,一直到今天的全彩色視頻顯示屏的發展過程。在此發展過程中,無論在器件的性能(超高亮度LED顯示屏及藍色發光二極管等)和系統組成(計算機化的全動態顯示系統)等方面都取得了長足的進步。 LED顯示屏相比與其它的平板顯示器,有其獨特的優越性,比如:可靠性高、使用壽命長、環境適應能力強、性價比高且成本低等特點,且隨著全彩屏顯示技術的日益完善,使得LED顯示屏在許多場合得到廣泛的應用。 本文詳細介紹了利用DVI接口作為視頻LED顯示屏數據源,利用查表的方法實現伽瑪矯正的實現方案和實現4096級灰度的LED視頻顯示屏控制系統的設計原理。通過對等長時間實現4096級灰度方案的分析,得到此方案在系統速度和顯示屏的亮度上存在的局限,提出采用變長時間和消影時間相結合的方案實現4096級灰度的方案及實現,這是在提高硬件成本以獲得成本,速度和亮度的折中。在此基礎上,提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果,并探討了低幀頻無閃爍LED全彩屏的實現方法;對一些可以提高LED顯示屏系統技術的新技術展開討論,為今后的動態全彩色LED顯示屏具體實現打下堅實的理論基礎。
上傳時間: 2013-04-24
上傳用戶:793212294
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間: 2013-07-16
上傳用戶:asdkin
隨著計算機和集成電路技術的不斷發展,基于EDA技術的芯片設計正在成為電子系統設計的主流.現場可編程門陣列(FPGA)作為一種可編程專用集成電路(ASIC)已經廣泛應用于計算機、通信、航空航天等各個領域.一般來講,FPGA多用于高速通信和高速信號處理領域,以發揮其處理速度快的特點,本文將其應用于一低速低功耗系統——某水下遠程遙控接收系統,主要用其在頻域來實現水下遠程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域實現水下遠程遙控解碼的原理并進行了遙控指令編碼設計;其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠程遙控FPGA解碼芯片的設計工作,包括硬件描述語言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對設計的FPGA解碼芯片進行了初步的功耗估算:最后設計制作了一塊FPGA解碼芯片電路驗證測試板,并完成了電路調試和測試.實驗測試結果表明,用FPGA實現水下遠程遙控解碼電路的方案是可行的,可以有效地縮小系統體積、提高系統可靠性,在保證系統性能情況下做到更低的功耗,還可以實現在系統配置和編程,使得系統的調試、升級和維護更加靈活方便.
上傳時間: 2013-06-03
上傳用戶:zoushuiqi
RS(Reed-Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于其出眾的糾錯能力,被廣泛地應用于各種差錯控制系統中,以滿足對數據傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現方法。對所設計的編碼譯碼器的主要性能指標進行了仿真及實際功能測試,并給出了時序仿真波形圖和實際測試的結果。最后對于RS軟判決譯碼器的實現進行試探性的研究。 本文的主要工作有:1)采用現場可編程門陣列(FPGA)實現了 RS 碼的編碼和譯碼;2)采用更高效的RiBM算法,不僅減少了邏輯單元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 語言實現RS編碼譯碼,包括伽羅華(Galoias)域內的乘法除法器的設計,伴隨式求解電路,關鍵方程求解電路等;4)對于錢搜索電路的實現進行了改進;5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現。
上傳時間: 2013-04-24
上傳用戶:qoovoop
本文主要介紹了近年來單片機技術在提供系統可靠性方面所做的努力和發展。
上傳時間: 2013-06-23
上傳用戶:lansedeyuntkn
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間: 2013-07-01
上傳用戶:myworkpost
SignalTap II 內嵌邏輯分析儀是Altera 公司Quartus II 軟件中內嵌的一種調試程序,通過把一段執行邏輯分析功能 的代碼和客戶的設計組合在一起編譯、布局布線,完成傳統邏輯分析儀的功能。介紹了SignalTap II 的基本內容、實現原理以及 在實際工程中的應用環境。結合ATM交換矩陣的設計實例,詳細闡述了用SignalTapII 對FPGA 調試的具體方法和調試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統的外置式邏輯分析儀的優劣,對SignalTap II 應用條件進行了闡述。
標簽: SignalTapII FPGA 邏輯分析儀 調試
上傳時間: 2013-07-13
上傳用戶:古谷仁美
單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統,所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展,每個邏輯器件中門電路的數量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊,設計成可修改參數的模塊,讓其他用戶可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規模越來越大,設計越來越復雜,使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點,主要針對以下三個方面研究: (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器,搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系,實現了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核,實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。
上傳時間: 2013-04-24
上傳用戶:1417818867