激光打標(biāo)是一種利用高能量的激光束在打標(biāo)物體表面刻下永久性標(biāo)識(shí)的技術(shù)。與傳統(tǒng)的壓刻等方法相比，激光打標(biāo)具有速度快、無污染、質(zhì)量高、性能穩(wěn)定、不接觸物體表面等優(yōu)點(diǎn)。激光打標(biāo)是目前工業(yè)產(chǎn)品標(biāo)記的先進(jìn)技術(shù)，是一種高效的標(biāo)記方法。傳統(tǒng)的基于ISA總線、PCI總線或者USB總線的激光打標(biāo)控制器增加了激光打標(biāo)機(jī)的成本和體積。本文提出一種基于ARM+FPGA架構(gòu)的嵌入式系統(tǒng)方案，主要的研究工作如下：首先，介紹了激光打標(biāo)系統(tǒng)的組成，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀和激光打標(biāo)機(jī)的原理。根據(jù)激光打標(biāo)控制系統(tǒng)的功能要求和性能要求，提出了ARM+FPGA的總體設(shè)計(jì)，并簡(jiǎn)要討論了ARM和FPGA的特點(diǎn)和優(yōu)勢(shì)。ARM處理器的主要功能是完成打標(biāo)內(nèi)容的輸入和變換處理，打標(biāo)機(jī)參數(shù)的設(shè)置和控制打標(biāo)。FPGA的作用是接收、存儲(chǔ)和轉(zhuǎn)換打標(biāo)數(shù)據(jù)，然后產(chǎn)生控制信號(hào)去控制激光打標(biāo)設(shè)備。然后，詳細(xì)討論了激光打標(biāo)機(jī)控制器的硬件電路設(shè)計(jì)，包括ARM控制單元電路、FPGA控制單元電路和數(shù)模轉(zhuǎn)換模塊等。為了使控制器能夠長(zhǎng)時(shí)間可靠穩(wěn)定地工作，還采取了隔離技術(shù)等許多抗干擾措施。完成了 FPGA中各個(gè)模塊的程序設(shè)計(jì)，利用Quartus Ⅱ軟件進(jìn)行了仿真驗(yàn)證，調(diào)試了控制器的功能。本文所設(shè)計(jì)的嵌入式激光打標(biāo)控制器發(fā)揮了ARM和FPGA各自的優(yōu)勢(shì)。經(jīng)過在實(shí)際打標(biāo)系統(tǒng)中的測(cè)試，證明本次設(shè)計(jì)的激光打標(biāo)機(jī)控制器實(shí)現(xiàn)了預(yù)期的功能，取得了滿意的打標(biāo)效果。關(guān)鍵詞：ARM，F(xiàn)PGA，激光打標(biāo)，F(xiàn)IFO，CO2激光器，掃描振鏡系統(tǒng)
標(biāo)簽： ARMFPGA 激光打標(biāo) 制器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：hewenzhi
本文針對(duì)應(yīng)用于軍用直升機(jī)上的Doppler/SINS組合導(dǎo)航系統(tǒng)對(duì)導(dǎo)航計(jì)算機(jī)高精度、高性能的要求，設(shè)計(jì)出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協(xié)同合作的機(jī)載導(dǎo)航計(jì)算機(jī)系統(tǒng)。在分析Doppler/SINS組合導(dǎo)航系統(tǒng)模型的特點(diǎn)和系統(tǒng)對(duì)導(dǎo)航計(jì)算機(jī)的需求后，提出了基于DSP和FPGA的機(jī)載導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，該方案采用DSP負(fù)責(zé)導(dǎo)航解算，利用FPGA強(qiáng)大的內(nèi)部資源擴(kuò)展系統(tǒng)的通信接口，完成外圍通信模塊控制信號(hào)的整合。在導(dǎo)航計(jì)算機(jī)整體設(shè)計(jì)方案，包括硬件設(shè)計(jì)方案和軟件設(shè)計(jì)方案確立的基礎(chǔ)上，首先對(duì) DSP和FPGA芯片進(jìn)行選型，其次對(duì)實(shí)現(xiàn)各個(gè)功能模塊的關(guān)鍵技術(shù)進(jìn)行研究和開發(fā)，包括基于FPGA的數(shù)據(jù)通信模塊、基于DSP的處理器模塊以及數(shù)據(jù)存儲(chǔ)模塊，開發(fā)過程中做了大量的仿真和驗(yàn)證，最后對(duì)系統(tǒng)進(jìn)行綜合測(cè)試和聯(lián)調(diào)，并進(jìn)行了地面跑車實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果證明：系統(tǒng)能夠?qū)崟r(shí)采集IMU角速率和加速度、Doppler雷達(dá)的速度等信息，能夠?qū)MU、Doppler、GPS、航姿系統(tǒng)、高度表等信息進(jìn)行導(dǎo)航解算，生成當(dāng)前位置、姿態(tài)等導(dǎo)航數(shù)據(jù)，并能夠完成與機(jī)載電子設(shè)備間的數(shù)據(jù)通信與控制。多次的聯(lián)調(diào)和跑車實(shí)驗(yàn)結(jié)果證明，機(jī)載導(dǎo)航計(jì)算機(jī)達(dá)到了預(yù)期設(shè)計(jì)的目的，可以有效提高導(dǎo)航系統(tǒng)的運(yùn)算精度，實(shí)現(xiàn)了高性能、小體積、低成本的要求，系統(tǒng)具有較高的應(yīng)用價(jià)值。關(guān)鍵詞：Doppler/SINS組合導(dǎo)航，導(dǎo)航計(jì)算機(jī)，DSP,FPGA
標(biāo)簽： FPGA DSP 機(jī)載 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間： 2013-07-25
上傳用戶：cc1915
信號(hào)與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。
標(biāo)簽： 實(shí)驗(yàn) 評(píng)估板
上傳時(shí)間： 2013-06-07
上傳用戶：2525775
隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設(shè)備都能夠很方便地實(shí)現(xiàn)Intemet接入，這對(duì)嵌入式系統(tǒng)設(shè)計(jì)提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設(shè)計(jì)的熱點(diǎn)。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價(jià)比。再加上開發(fā)周期短、對(duì)開發(fā)人員的要求相對(duì)較低的優(yōu)點(diǎn)，因此被大量應(yīng)用于嵌入式系統(tǒng)設(shè)計(jì)中。 本文是基于FPGA高性價(jià)比、可靈活配置的特點(diǎn)，也是當(dāng)前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設(shè)計(jì)方式，所以我們提出了基于FPGA的實(shí)現(xiàn)方案。本文通過在FPGA中硬件實(shí)現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡(luò)協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標(biāo)準(zhǔn)MII接口，通過外接PHY實(shí)現(xiàn)網(wǎng)絡(luò)連接。最終成功地通過了驗(yàn)證。 基于FPGA的實(shí)現(xiàn)可以有效地降低成本，同時(shí)可以在其中集成其他功能模塊，提高整個(gè)系統(tǒng)的集成度，減小PCB版圖面積和布線復(fù)雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對(duì)嵌入式系統(tǒng)設(shè)計(jì)有很大的實(shí)用價(jià)值。
標(biāo)簽： TCPIP FPGA 嵌入式 協(xié)議
上傳時(shí)間： 2013-07-08
上傳用戶：450976175
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此，對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。 本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過MATLAB對(duì)解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊，還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證，并對(duì)設(shè)計(jì)中出現(xiàn)的問題進(jìn)行了修正。最后，經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試，本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實(shí)際測(cè)試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： OQPSK FPGA 全數(shù)字 解調(diào)
上傳時(shí)間： 2013-07-14
上傳用戶：aappkkee
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度；②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算，以此簡(jiǎn)化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上，通過IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：二驅(qū)蚊器
嵌入式系統(tǒng)組成的核心部件是各種類型的嵌入式處理器/DSP。隨著嵌入式系統(tǒng)不斷深入到人們 生活中的各個(gè)領(lǐng)域，嵌入式處理器也進(jìn)而得到前所未有的飛速發(fā)展。目前據(jù)不完全統(tǒng)計(jì)，全世界嵌入 式處理器/DSP 的品種總量已經(jīng)超過1500 多種，流行體系結(jié)構(gòu)也有近百個(gè)系列，現(xiàn)在幾乎每個(gè)半導(dǎo) 體制造商都生產(chǎn)嵌入式處理器/DSP，越來越多的公司有自己的處理器/DSP 設(shè)計(jì)部門。 嵌入式微處理器技術(shù)的基礎(chǔ)是通用計(jì)算機(jī)技術(shù)。現(xiàn)在許多嵌入式處理器也是從早期的PC 機(jī)的 應(yīng)用發(fā)展演化過來的，如早期PC 諸如TRS-80、Apple II 和所用的Z80 和6502 處理器，至今 仍為低端的嵌入式應(yīng)用。在應(yīng)用中，嵌入式微處理器具有體積小、重量輕、成本低、可靠性高的優(yōu) 點(diǎn)。嵌入式處理器目前主要有Am186/88、386EX、SC-400、Power PC、68000、MIPS、ARM 等系列。
標(biāo)簽： ARM9 基礎(chǔ)實(shí)驗(yàn) 教程
上傳時(shí)間： 2013-07-15
上傳用戶：wanqunsheng
短波通信是歷史最為久遠(yuǎn)的無線通信，一直是世界各國中、遠(yuǎn)程通信的重要手段，被廣泛地應(yīng)用于政府、軍事、外交、氣象、商業(yè)等部門。由于短波通信設(shè)備簡(jiǎn)單、機(jī)動(dòng)靈活、成本低廉、傳輸距離遠(yuǎn)并且抗毀性能好，使得短波通信無論是在...
標(biāo)簽： FPGA 短波 單邊帶調(diào)制 解調(diào)系統(tǒng)
上傳時(shí)間： 2013-06-22
上傳用戶：nbdedu
隨著電子技術(shù)的快速發(fā)展，計(jì)算機(jī)的性能得到了極大的提高，使得利用計(jì)算機(jī)實(shí)現(xiàn)人類的視覺功能成為目前計(jì)算機(jī)領(lǐng)域中最熱門的課題之一。基于視頻的目標(biāo)檢測(cè)與跟蹤技術(shù)是計(jì)算機(jī)視覺領(lǐng)域中最主要的研究方向之一，它是智能監(jiān)控、人機(jī)交互、移動(dòng)機(jī)器人視覺導(dǎo)航、工業(yè)機(jī)器人手眼系統(tǒng)等應(yīng)用的基礎(chǔ)和關(guān)鍵技術(shù)。在科學(xué)研究和工程應(yīng)用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設(shè)計(jì)出一套應(yīng)用于背景靜止視頻序列的動(dòng)態(tài)目標(biāo)檢測(cè)與跟蹤系統(tǒng)。通過位置固定的攝像頭監(jiān)控某一區(qū)域，分析攝像頭采集到的動(dòng)態(tài)視頻序列，計(jì)算出目標(biāo)的運(yùn)動(dòng)參數(shù)。與傳統(tǒng)的基于PC機(jī)的視頻動(dòng)態(tài)目標(biāo)跟蹤系統(tǒng)相比，適應(yīng)了目標(biāo)跟蹤系統(tǒng)對(duì)圖像處理速度的實(shí)時(shí)性與數(shù)據(jù)帶寬越來越高的要求，同時(shí)成本較低、設(shè)計(jì)更靈活，而且硬件重構(gòu)性好、處理速度快、系統(tǒng)易于升級(jí)。 論文的主要工作包括：構(gòu)建目運(yùn)動(dòng)標(biāo)跟蹤系統(tǒng)軟件平臺(tái)和硬件平臺(tái)。應(yīng)用MATLAB對(duì)目標(biāo)檢測(cè)算法進(jìn)行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對(duì)系統(tǒng)中各個(gè)層次的模塊進(jìn)行時(shí)序設(shè)計(jì)、代碼編寫、仿真驗(yàn)證等。最后使用QuartusⅡ?qū)⒄麄€(gè)系統(tǒng)工程文件綜合、布局布線。在察看時(shí)序報(bào)告無誤后，將系統(tǒng)配置文件下載至FPGA開發(fā)板中。 實(shí)現(xiàn)結(jié)果表明：所設(shè)計(jì)的系統(tǒng)能很好地工作在FPGA中，實(shí)現(xiàn)了設(shè)計(jì)要求，為視覺智能監(jiān)控打下基礎(chǔ)。
標(biāo)簽： FPGA 目標(biāo)跟蹤 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-08-05
上傳用戶：亮劍2210
反激式轉(zhuǎn)換器在筆記本適配器市場(chǎng)很普及，這種轉(zhuǎn)換器工作在電流模式控制，使其非常適合于低成本且堅(jiān)固的結(jié)構(gòu)。這類轉(zhuǎn)換器的典型應(yīng)用如圖1所示。其中的控制器采用了NCP1271，這一器件工作在固定頻率電流模式控制，包含眾多的實(shí)用特性，如基于定時(shí)器的短路保護(hù)、提供利于抑制電磁干擾(EMI)信號(hào)的頻率調(diào)制技術(shù)，以及工作在軟工作模式的跳周期功能，以滿足沒有可聽噪聲時(shí)的待機(jī)能耗要求。這些轉(zhuǎn)換器通常用于低電源輸入時(shí)工作在連續(xù)導(dǎo)電模式(CCM)以降低導(dǎo)電損耗，而在高電源輸入時(shí)自然轉(zhuǎn)換到非連續(xù)導(dǎo)電模式(DCM)工作。在本文的案例中，假定硬件設(shè)計(jì)已經(jīng)完成，這表示已經(jīng)選擇好變壓器初級(jí)電感Lp、變壓器匝數(shù)比N及剩余元件。TL431單獨(dú)考慮，等待選擇補(bǔ)償元件。
標(biāo)簽： 431 TL 開關(guān)電源 環(huán)路
上傳時(shí)間： 2013-06-03
上傳用戶：cjl42111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
