非接觸感應式靜電測量儀表，讀數要經過乘數k與測量距離d的關系換算才能得出被測靜電體的靜電電壓，為解決這一人工換算及測量過程繁瑣問題，提出了利用超聲測距技術與非接觸式靜電測量技術一體化靜電測量方式及其設計方法，研究了超聲測距技術用于非接觸式靜電測量一體化設計的參數與精度要求和相對測距方法應用，進行了超聲測距與非接觸式靜電測量一體化原理與整機結構設計的可行性驗證。
上傳時間： 2013-11-03
上傳用戶：windypsm
本軟件是多種EDA軟件的鼠標增強工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運行，另外，Win9x需要編譯成非UNICODE版本，有需要的用戶可發郵件給我索取，支持protel99se，DXP(AD)，PADS，OrCAD的capture、Cam350、Saber、PC Schematic、Allegro、CircuitCAM,并且對每個軟件的功能都可設置，用戶可根據使用習慣打開或者關閉功能。 軟件啟動時和啟動后每隔24小時檢查更新，如果系統能上網，有更新時會有增量更新信息。 針對protel99se, DXP,Altium Designer： 1. 向上滾動滾輪 --> 放大，相當于PageUp(不能改掉軟件原來的快捷鍵，否則就不靈了) 2. 向下滾動滾輪 --> 縮小，相當于PageDown(不能改掉軟件原來的快捷鍵，否則就不靈了) 3. 按下滾輪 --> 切換有效圖層并刷新，相當于小鍵盤'*'的功能 4. 按左鍵拖目標 --> 再按右鍵可旋轉，相當于空格鍵的功能，在布局時非常好用，請留意 5. 按右鍵拖動屏幕 6. 原理圖里單擊中鍵呼出放置菜單，相當于按“P”鍵1次，連按兩次相當于直接放置元件 7. 按中鍵向左移動撤消操作，相當于ALT+Backspace 8. 按中鍵向右移動重做操作，相當于CTRL+Backspace 9. 按中鍵向上移動，畫線時刪除上一次操作，相當于按Backspace 10.按中鍵向下移動，可刪除當前焦點或選中內容，相當于按DELETE和CTRL+DELETE 針對PADS(支持各種版本logic, pcb)： 1. 向上滾動滾輪 --> 放大，相當于PageUp 2. 向下滾動滾輪 --> 縮小，相當于PageDown 3. 按住鼠標右鍵移動，可移動工作區，相當于SHIFT+滾輪或者ALT+滾輪，不平滑 4. 鼠標中鍵點擊 --> 切換圖層，相當于F4，原中鍵點擊功能廢棄 5. 按左鍵拖目標 --> 再按右鍵可旋轉，相當于TAB鍵的功能，在布局時非常好用，請留意
標簽： EDA
上傳時間： 2013-11-08
上傳用戶：cooran
本軟件是多種EDA軟件的鼠標增強工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運行，另外，Win9x需要編譯成非UNICODE版本，有需要的用戶可發郵件給我索取，支持protel99se，DXP(AD)，PADS，OrCAD的capture、Cam350、Saber、PC Schematic、Allegro、CircuitCAM,并且對每個軟件的功能都可設置，用戶可根據使用習慣打開或者關閉功能。 軟件啟動時和啟動后每隔24小時檢查更新，如果系統能上網，有更新時會有增量更新信息。 針對protel99se, DXP,Altium Designer： 1. 向上滾動滾輪 --> 放大，相當于PageUp(不能改掉軟件原來的快捷鍵，否則就不靈了) 2. 向下滾動滾輪 --> 縮小，相當于PageDown(不能改掉軟件原來的快捷鍵，否則就不靈了) 3. 按下滾輪 --> 切換有效圖層并刷新，相當于小鍵盤'*'的功能 4. 按左鍵拖目標 --> 再按右鍵可旋轉，相當于空格鍵的功能，在布局時非常好用，請留意 5. 按右鍵拖動屏幕 6. 原理圖里單擊中鍵呼出放置菜單，相當于按“P”鍵1次，連按兩次相當于直接放置元件 7. 按中鍵向左移動撤消操作，相當于ALT+Backspace 8. 按中鍵向右移動重做操作，相當于CTRL+Backspace 9. 按中鍵向上移動，畫線時刪除上一次操作，相當于按Backspace 10.按中鍵向下移動，可刪除當前焦點或選中內容，相當于按DELETE和CTRL+DELETE 針對PADS(支持各種版本logic, pcb)： 1. 向上滾動滾輪 --> 放大，相當于PageUp 2. 向下滾動滾輪 --> 縮小，相當于PageDown 3. 按住鼠標右鍵移動，可移動工作區，相當于SHIFT+滾輪或者ALT+滾輪，不平滑 4. 鼠標中鍵點擊 --> 切換圖層，相當于F4，原中鍵點擊功能廢棄 5. 按左鍵拖目標 --> 再按右鍵可旋轉，相當于TAB鍵的功能，在布局時非常好用，請留意
標簽： EDA
上傳時間： 2014-01-14
上傳用戶：竺羽翎2222
AutoCAD是由美國Autodesk歐特克官方于二十世紀八十年代初為微機上應用CAD技術而開發的繪圖程序軟件。AutoCAD 2010于2009年3月23日發布，它可以在各種操作系統支持的微型計算機和工作站上運行，并支持分辨率由320×200到2048×1024的各種圖形顯示設備40多種，以及數字儀和鼠標器30多種，繪圖儀和打印機數十種。 AutoCAD 2010官方簡體中文版下載（32bit，1.74GB） AutoCAD 2010官方簡體中文版下載（64bit，1.92GB） - 動態塊對幾何及尺寸約束的支持，讓你能夠基于塊屬性表來驅動塊尺寸，甚至在不保存或退出塊編輯器的情況下測試塊。 - 光滑網線工具能夠讓你創建自由形式和流暢的3D模型。 - 子對象選擇過濾器可以限制子對象選擇為面、邊或頂點。 - PDF輸出提供了靈活、高質量的輸出。把TureType字體輸出為文本而不是圖片，定義包括層信息在內的混合選項，并可以自動預覽輸出的PDF。 - PDF覆蓋是AutoCAD2010中最受用戶期待的功能。你可以通過與附加其它的外部參照如DWG、DWF、DGN及圖形文件一樣的方式，在AutoCAD圖形中附加一個PDF文件。你甚至可以利用熟悉的對象捕捉來捕捉PDF文件中幾何體的關鍵點。 - 填充變得更加強大和靈活，你能夠夾點編輯非關聯填充對象。 - 初始安裝能夠讓你很容易地按照你的需求定義AutoCAD環境。你定義的設置會自動保存到一個自定義工作空間。 - 應用程序菜單(位于AutoCAD窗口的左上角）變得更加有效，可以更加容易地訪問工具。 - Ribbon功能升級了，對工具的訪問變得更加靈活和方便。這個功能被投票為AutoCAD 2010 beta測試人員最喜歡的功能之一。 - 快速訪問工具欄的功能增強了，提供了更多的功能。 - 多引線提供了更多的靈活性，它能讓你對多引線的不同部分設置屬性，對多引線的樣式設置垂直附件，還有更多！ - 查找和替換功能使你能夠縮放到一個高亮的文本對象，可以快速創建包含高亮對象的選擇集。 - 新功能研習已經升級，包含了AutoCAD 2010的新功能。 - 尺寸功能增強了，提供了更多對尺寸文本的顯示和位置的控制功能。 - 顏色選擇可以在AutoCAD顏色索引器里更容易被看到，你甚至可以在層下拉列表中直接改變層的顏色。 - 測量工具使你能夠測量所選對象的距離、半徑、角度、面積或體積。 - 反轉工具使你可以反轉直線、多段線、樣條線和螺旋線的方向。 - 樣條線和多段線編輯工具可以把樣條線轉換為多段線。 - 清理工具包含了一個清理0長度幾何體和空文本對象的選項。 - 視口旋轉功能使你能夠控制一個布局中視口的旋轉角度。 - 參照工具（位于Ribbon的插入標簽）能夠讓你附加和修改任何外部參照文件，包括DWG, DWF, DGN, PDF或圖片格式。 - 圖紙集使你可以設置哪些圖紙或部分應該被包含在發布操作中，圖紙列表表格比以前更加靈活。 - 快速查看布局和快速查看圖形除了包含布局預覽外，還會有一個模型空間預覽圖形。 - 文件瀏覽對話框（如打開和保存）在輸入文件名的時候支持自動完成。對象尺寸限制已經被擴大到至少4GB（取決于你的系統配置），這會提供更大的靈活性。 - 3D打印功能讓你通過一個互聯網連接來直接輸出你的3D AutoCAD圖形到支持STL的打印機。 - CUIx文件格式在CUI編程器中工作時，會提高性能。它會包含文件中定義的命令所使用的自定義圖像。 - 動作宏包含了一個新的動作宏管理器，一個基點選項和合理的提示
上傳時間： 2013-11-13
上傳用戶：674635689
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
本應用指南講述一種實用的 MicroBlaze™ 系統，用于在非易失性 Platform Flash PROM 中存儲軟件代碼、用戶數據和配置數據，以簡化系統設計和降低成本。另外，本應用指南還介紹一種可移植的硬件設計、一個軟件設計以及在實現流程中使用的其他腳本實用工具。 簡介許多 FPGA 設計都集成了使用 MicroBlaze 和 PowerPC™ 處理器的軟件嵌入式系統，這些設計同時使用外部易失性存儲器來執行軟件代碼。使用易失性存儲器的系統還必須包含一個非易失性器件，用來在斷電期間存儲軟件代碼。大多數 FPGA 系統都在電路板上使用 Platform FlashPROM (在本文中稱作 PROM)，用于在上電時加載 FPGA 配置數據。另外，許多應用還可能使用其他非易失性器件(如 SPI Flash、Parallel Flash 或 PIC)來保存 MAC 地址等少量用戶數據，因此導致系統電路板上存在大量非易失性器件。
標簽： MicroBlaze Platform Flash XAPP
上傳時間： 2013-10-15
上傳用戶：rocwangdp
在Pro/ENGINEER中，當創建或處理非實體曲面時，使用的是面組。面組代表相連非實體曲面的“拼接體”。面組可能由單個曲面或一個曲面集合組成。 面組包含了描述所有組成面組的曲面的幾何信息，和面組曲面的“縫合”（連接或交截）方法信息。一個零件包含多種面組。通過使用“曲面特征”創建或處理面組。 使用曲面功能 從“特征類”菜單中選擇“曲面”，顯示“面組曲面”還是“曲面選項”菜單，取決于模型中是曲面還是曲線。如果曲面特征或基準曲線存在于模型中，系統將顯示“曲面選項”菜單，它可用于創建新曲面。 也可以通過“插入”菜單來使用多數曲面命令。 命名面組可以使用命令序列“設置”/“名稱”/“其它”，為整個面組或單獨的曲面分配名稱。然后可以使用“獲得選取”中的“按菜單選取”選項，按名稱選擇已命名的面組或曲面。
上傳時間： 2013-11-25
上傳用戶：離殤
9.1 通用可編程邏輯器件GAL 9.2 ABEL-HDL硬件描述語言 9.3 開發軟件ISP Synario操作簡介 9.4 可編程邏輯器件CPLD/FPGA 9.5 MAX+PLUSII開發軟件 邏輯器件，即可用來實現特定邏輯功能的電子器件。最基本的邏輯關系有“與”、“或”、“非”等。門電路等都是邏輯器件，如74LS08（2輸入四與門）實現“與”邏輯，74LS32（2輸入四或門）實現“或”邏輯，這是實現簡單邏輯功能，還有很多電路實現復雜邏輯功能，如微處理器等，這類是定制器件。
上傳時間： 2013-10-26
上傳用戶：jiangshandz
PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據這個基本的關系對導線寬度進行適當的考慮。印制導線最大允許工作電流（導線厚50um，允許溫升10℃）導線寬度（Mil） 導線電流（A） 其中:K 為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個電子系統中有各種不同的地線，如數字地、邏輯地、系統地、機殼地等，地線的設計原則如下：1、 正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。2、 數字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。3、 接地線應盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm 以上。4、 接地線構成閉環路只由數字電路組成的印制板，其接地電路布成環路大多能提高抗噪聲能力。因為環形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設計的常規做法之一是在印刷板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用鉭電容或聚碳酸醞電容）。���?對對于抗噪能力弱、關斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到£���?從從成本和信號質量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內存模¿PCB設設計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數¡���? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經Ñ?能能用低速芯片就不用高速的，高速芯片用在關鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設設置電流阻尼¡?使使用滿足系統要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅驅動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發射與耦合¡?印印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘¡?對¶A/D類類器件，數字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環路¡?任任何信號都不要形成環路，如不可避免，讓環路區盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾¡?信信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間¡環境效應原Ô要注意所應用的環境，例如在一個振動或者其他容易使板子變形的環境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規范原則走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區時（面積超¹500平平方毫米），應局部開窗口以方便腐蝕等。此外還要考慮組裝規范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經濟原則遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。從有利于散熱的角度出發，印制板最好是直立安裝，板與板的距離一般不應小Ó2c，，而且器件在印制板上的排列方式應遵循一定的規則£同一印制板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的µ部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯布局¡設備內印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設計中經常使用的手段¡
上傳時間： 2015-01-02
上傳用戶：15070202241
PCB LAYOUT技術大全---初學者必看！ PROTEL相關疑問 1.原理圖常見錯誤： （1）ERC報告管腳沒有接入信號： a. 創建封裝時給管腳定義了I/O屬性; b.創建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創建元件時pin方向反向,必須非pin name端連線。 （2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。 （3）創建的工程文件網絡表只能部分調入pcb：生成netlist時沒有選擇為global。 （4）當使用自己創建的多部分組成的元件時,千萬不要使用annotate. 2.PCB中常見錯誤： （1）網絡載入時報告NODE沒有找到： a. 原理圖中的元件使用了pcb庫中沒有的封裝; b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3。
上傳時間： 2013-10-20
上傳用戶：kbnswdifs
