課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個(gè)數(shù)字頻率計(jì)，具體設(shè)計(jì)要求如下： 測(cè)量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統(tǒng)外部時(shí)鐘： 1024Hz 測(cè)量波形： 方波 Vp-p ＝ 3～5 V 硬件設(shè)備：Altera Flex10K10 五位數(shù)碼管 LED發(fā)光二極管 編程語(yǔ)言：Verilog HDL / VHDL
標(biāo)簽：
FPGA
數(shù)字頻率計(jì)
上傳時(shí)間：
2013-12-21
上傳用戶：1583060504
