PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
開關(guān)電源并聯(lián)系統(tǒng)中往往存在兩個并聯(lián)電源性能參數(shù)不同甚至差異較大的情況，因此不能采用傳統(tǒng)的并聯(lián)均流方案來平均分攤電流，這就需要按各個電源模塊的輸出能力分擔(dān)輸出功率。基于這種靈活性的需要，本設(shè)計在采用主從設(shè)置法設(shè)計并聯(lián)均流開關(guān)電源的基礎(chǔ)上新增加了單片機控制模塊，實現(xiàn)了分流比可任意調(diào)節(jié)、各模塊電流可實時監(jiān)控的半智能化并聯(lián)開關(guān)電源系統(tǒng)。實測結(jié)果表明，該并聯(lián)開關(guān)電源系統(tǒng)分流比設(shè)置誤差小于0.5%，具有總過流和單路過流保護功能。
上傳時間： 2014-12-24
上傳用戶：guojin_0704
環(huán)境溫度、光照強度和負載等因素對光伏電池的輸出特性影響很大，為了提高光伏電池的工作效率，需要準確快速地跟蹤光伏電池的最大功率點。在分析了光伏電池的輸出特性的基礎(chǔ)上，建立了光伏電池的仿真模型；針對傳統(tǒng)爬山法的不足，采用了自適應(yīng)占空比擾動法對最大功率點進行了跟蹤控制。給出了上述兩種算法的工作原理及設(shè)計過程。仿真結(jié)果表明：自適應(yīng)占空比擾動算法跟蹤迅速，減少了系統(tǒng)在最大功率點附近的振蕩現(xiàn)象，提高了系統(tǒng)的跟蹤速度和精度。
上傳時間： 2013-12-04
上傳用戶：bakdesec
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計中。
上傳時間： 2013-10-27
上傳用戶：thesk123
為了有效地利用太陽能，有必要對光伏發(fā)電系統(tǒng)進行最大功率點跟蹤（MPPT）控制研究。文中以兩級式光伏并網(wǎng)發(fā)電系統(tǒng)為研究對象，建立了任意外界環(huán)境下的光伏陣列數(shù)學(xué)模型。由于光伏陣列的非線性輸出特性，將模糊控制思想引入最大功率點跟蹤，提出占空比模糊控制的擾動觀察法的MPPT控制策略，并通過計算機進行仿真驗證。與傳統(tǒng)的占空比擾動觀察法相比較，該方法能夠更加快速、準確地跟蹤上太陽能電池的最大功率點。
標簽： MPPT 模糊控制 光伏發(fā)電系統(tǒng)
上傳時間： 2014-01-07
上傳用戶：ls530720646
介紹一種高電源抑制比帶隙基準電路的設(shè)計與驗證
上傳時間： 2013-10-08
上傳用戶：642778338
基于SMIC0.35 μm的CMOS工藝，設(shè)計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻，從而可以改變正溫度電壓的系數(shù)，以適應(yīng)不同工藝下負溫度系數(shù)的變化，最終得到在全工藝角下低溫漂的基準電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時電源抑制比（PSRR）-109 dB，10 kHz時（PSRR）達到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內(nèi)的不同工藝角下，溫度系數(shù)均可達到5.6×10-6 V/℃以下。
上傳時間： 2014-12-03
上傳用戶：88mao
開關(guān)電源占空比學(xué)習(xí)實例及全圖
標簽： 開關(guān)電源
上傳時間： 2013-10-08
上傳用戶：wtrl
數(shù)字電子技朮
標簽：
上傳時間： 2013-10-09
上傳用戶：1101055045
摘要：采用共源共柵運算放大器作為驅(qū)動，設(shè)計了一種高電源抑制比和低溫度系數(shù)的帶隙基準電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達到-100dB，電源電壓在2.5耀4.5V之間時輸出電壓Vref的擺動為0.2mV，是一種有效的基準電壓實現(xiàn)方法.關(guān)鍵詞：帶隙基準電壓源；電源抑制比；溫度系數(shù)
上傳時間： 2013-11-19
上傳用戶：王成林。
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
