激情久久av一区av二区av三区,亚洲不卡av一区二区三区,亚洲电影第三页

技術(shù)比較

具有高傳輸比的“泵式”結(jié)構(gòu)矩陣變換器

針對(duì)目前矩陣變換器電壓傳輸比多數(shù)只能達(dá)到0.866的問題，進(jìn)行了深入研究，設(shè)計(jì)了一種泵式矩陣變換器結(jié)構(gòu)，使電壓傳輸比任意可調(diào),并從機(jī)理上解決了矩陣式變換器的傳輸比低的問題。

標(biāo)簽： 傳輸矩陣變換器

上傳時(shí)間： 2013-11-19

上傳用戶：hanhanj
代替石英晶體的硅MEMS振蕩器介紹

石英具有非凡的機(jī)械和壓電特性, 使得從19 世紀(jì)40 年代中期以來一直作為基本的時(shí)鐘器件. 盡管在陶瓷, 硅晶和RLC電路方面有60 多年的研究, 在此之前沒有哪種材料或技術(shù)能替代石英振蕩器, 鑒于其異常的溫度穩(wěn)定性和相位噪聲特性. 估計(jì)2006 年將有100億顆石英振蕩器被制造出來并放置到汽車, 數(shù)碼相機(jī), 工業(yè)設(shè)備, 游戲設(shè)備, 寬帶設(shè)備,蜂窩電話, 以及事實(shí)上每一種數(shù)字產(chǎn)品當(dāng)中. 石英振蕩器的制造數(shù)量比地球上的人口還要多.

標(biāo)簽： MEMS 石英晶體振蕩器硅

上傳時(shí)間： 2013-10-17

上傳用戶：xinshou123456
Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

標(biāo)簽： Verilog 分頻

上傳時(shí)間： 2013-11-07

上傳用戶：JasonC
OFDM系統(tǒng)中降低峰均功率比的研究

正交頻分復(fù)用技術(shù)（Orthogonal Frequency Division Multiplexing， OFDM）非常適合高速通信系統(tǒng)，但存在高峰均功率比（PAPR）的問題。對(duì)OFDM系統(tǒng)中如何降低PARR的問題進(jìn)行了研究，討論了降低PAPR的主要方法，重點(diǎn)分析了選擇性映射法（SLM），并在此基礎(chǔ)上提出了一種基于預(yù)編碼矩陣的改進(jìn)算法，最后通過matlab進(jìn)行了算法仿真，仿真結(jié)果表明，改進(jìn)算法在使得OFDM系統(tǒng)在降低峰均功率比的性能上得到了進(jìn)一步的改善。

標(biāo)簽： OFDM 峰均功率比

上傳時(shí)間： 2014-01-23

上傳用戶：zwei41
無人機(jī)高速遙測(cè)信道中OFDM峰均比抑制性能研究

OFDM是無人機(jī)高速遙測(cè)信道中的主要傳輸技術(shù)之一，但是OFDM系統(tǒng)的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯(cuò)編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結(jié)合的峰均比抑制方案。仿真結(jié)果表明，RCF算法能夠?qū)崿F(xiàn)峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產(chǎn)生的限幅噪聲，降低系統(tǒng)誤碼率。

標(biāo)簽： OFDM 無人機(jī) 信道峰均比

上傳時(shí)間： 2013-10-09

上傳用戶：sunshie
低信噪比環(huán)境下WCDMA小區(qū)搜索的FPGA實(shí)現(xiàn)

針對(duì)區(qū)域內(nèi)多個(gè)小區(qū)普查的需求，對(duì)復(fù)雜環(huán)境下低信噪比WCDMA小區(qū)搜索進(jìn)行了針對(duì)性改進(jìn)，采用差分相干累積以及RS軟譯碼算法提高了低信噪比條件下WCDMA小區(qū)搜索性能并利用FPGA進(jìn)行了工程實(shí)現(xiàn)，仿真計(jì)算和安捷倫E5515C的測(cè)試結(jié)果表明改進(jìn)是有效的。

標(biāo)簽： WCDMA FPGA 低信噪比環(huán)境

上傳時(shí)間： 2013-11-18

上傳用戶：wxqman
嵌入式實(shí)時(shí)操作系統(tǒng)μCOS-II原理及應(yīng)用_任哲

本書的將應(yīng)及內(nèi)容: • "源碼公開的最入王軍寞時(shí)操作系統(tǒng)fLC/OS- 1 1 為技心介紹了般人式蠅作系統(tǒng)在侄務(wù)侄務(wù)的調(diào)度和管理任務(wù)之間的通倩相同步內(nèi)存管理等方面的實(shí)現(xiàn)陽應(yīng)用特點(diǎn) · 語密文字通俗易懂盡量越免了大量喪序摞代碼的剖析講解而代之以揭圖和例題!挺重點(diǎn)突出 · 在"C/05 -11 系統(tǒng)的移植的講解方面盡量雖曹先讀者可能不太熟悉的葉算機(jī)硬件系徒從而沖擊，.，片學(xué)習(xí)的重點(diǎn)而以大多數(shù)讀者都比役了'再和熟摩的"'系列單片機(jī)為硬件系統(tǒng).

標(biāo)簽： COS-II 嵌入式實(shí)時(shí)操作系統(tǒng)

上傳時(shí)間： 2013-10-29

上傳用戶：wettetw
Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法

標(biāo)簽： Verilog 分頻

上傳時(shí)間： 2013-11-20

上傳用戶：ccxzzhm
pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-11-17

上傳用戶：cjf0304
LABVIEW最實(shí)用的技巧合集

LABVIEW最實(shí)用的技巧合集

標(biāo)簽： LABVIEW

上傳時(shí)間： 2013-11-15

上傳用戶：685