特點(diǎn) 精確度0.05%滿刻度 ±1位數(shù) 顯示范圍-19999-99999可任意規(guī)劃 可直接量測(cè)直流4至20mA電流,無需另接輔助電源 尺寸小(24x48x50mm),穩(wěn)定性高 分離式端子,配線容易 CE 認(rèn)證 主要規(guī)格 輔助電源: None 精確度: 0.05% F.S. ±1 digit(DC) 輸入抗阻: approx. 250 ohm with 20mA input 輸入電壓降: max. DC5V with 20mA input 最大過載能力: < ±50mA 取樣時(shí)間: 2.5 cycles/sec. 顯示值范圍: -19999 - 99999 digit adjustable 歸零調(diào)整范圍: -999-999 digit adjustable 最大值調(diào)整范圍: -999-999 digit adjustable 過載顯示: " doFL " or "-doFL" 極性顯示: " 一 " for negative readings 顯示幕 : Brigh Red LEDs high 8.6mm(.338") 溫度系數(shù) : 50ppm/℃ (0-50℃) 參數(shù)設(shè)定方式: Touch switches 記憶型式: Non-volatile E2 外殼材料: ABS 絕緣耐壓能力: 2KVac/1 min. (input/case) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 外型尺寸: 24x48x50mm CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-10-09
上傳用戶：lhuqi
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
這程式是用J2ME撰寫而成，裡面所放置的jar檔經(jīng)過手機(jī)測(cè)試，可以利用手機(jī)的藍(lán)芽功能搜尋連接到有支援藍(lán)芽的電腦，由手機(jī)取得電腦的資料。
上傳時(shí)間： 2014-12-03
上傳用戶：guanliya
USB是PC體系中的一套全新的工業(yè)標(biāo)準(zhǔn)，它支持單個(gè)主機(jī)與多個(gè)外接設(shè)備同時(shí)進(jìn)行數(shù)據(jù)交換。 首先會(huì)介紹USB的結(jié)構(gòu)和特點(diǎn)，包括總線特徵、協(xié)議定義、傳輸方式和電源管理等等。這部分內(nèi)容會(huì)使USB開發(fā)者和用戶對(duì)USB有一整體的認(rèn)識(shí)。
標(biāo)簽： USB
上傳時(shí)間： 2015-10-18
上傳用戶：lixinxiang
嵌入式Linux2.6.14下的button源碼，及測(cè)試程序和Makefile文件
上傳時(shí)間： 2013-11-25
上傳用戶：xfbs821
udp通信試驗(yàn)的源碼，及tcp/ip協(xié)議棧包
上傳時(shí)間： 2014-01-07
上傳用戶：13681659100
量測(cè)可變電阻的類比電壓值，並將10位元的良測(cè)結(jié)果轉(zhuǎn)換成ASCII編碼，並輸出到個(gè)人電腦上的終端機(jī)
標(biāo)簽：
上傳時(shí)間： 2014-01-19
上傳用戶：hzy5825468
Programming the Microsoft Windows driver model繁中版 透過Windows驅(qū)動(dòng)程式的權(quán)威們專業(yè)的協(xié)助，學(xué)習(xí)如何使用簡(jiǎn)易的方式來撰寫Windows驅(qū)動(dòng)程式。 Microsoft WDM支援隨插即用（PnP）功能，提供了電源管理能力，並詳述撰寫驅(qū)動(dòng)程式/迷你驅(qū)動(dòng)程式的方法。這本由長時(shí)間接觸裝置驅(qū)動(dòng)程式的專家Walter Oney 與Windows核心小組共同合作的書提供了大量很實(shí)用的例子、圖表、建議，並一行一行分析範(fàn)例的程式碼，好讓您能夠清楚了解實(shí)際上在撰寫驅(qū)動(dòng)程式時(shí)所會(huì)發(fā)生的問題。另外亦更新了Windows XP及Windows 2000的最新驅(qū)動(dòng)程式技術(shù)，又告訴您如何除錯(cuò)。
標(biāo)簽： Windows Programming Microsoft driver
上傳時(shí)間： 2014-01-19
上傳用戶：cjl42111
概述 VK3602K 是一款兩觸摸通道帶兩個(gè)邏輯控制輸出的電容式觸摸芯片。具有如下功能特點(diǎn)和優(yōu)勢(shì)： 可通過觸摸實(shí)現(xiàn)各種邏輯功能控制。操作簡(jiǎn)單、方便實(shí)用。 可在有介質(zhì)（如玻璃、亞克力、塑料、陶瓷等）隔離保護(hù)的情況下實(shí)現(xiàn)觸摸功能，安全性高。 應(yīng)用電壓范圍寬，可在2.4~5.5V之間任意選擇。 應(yīng)用電路簡(jiǎn)單，外圍器件少，加工方便，成本低。 抗電源干擾及手機(jī)干擾特性好。EFT可以達(dá)到±2KV以上；近距離、多角度手機(jī)干擾情況下，觸摸響應(yīng)靈敏度及可靠性不受影響。 特性 LO1與LO2在上電后的初始輸出狀態(tài)由上電前OSC的輸入狀態(tài)決定。OSC管腳接VDD（高電平）上電，上電后LO1與LO2輸出高電平；OSC管腳接GND（低電平）上電，上電后LO1與LO2輸出低電平。 TI1觸摸輸入對(duì)應(yīng)LO1邏輯輸出，TI2觸摸輸入對(duì)應(yīng)LO2邏輯輸出。 按住TI1或TI2，對(duì)應(yīng)LO1或LO2的輸出狀態(tài)翻轉(zhuǎn)；松開后回復(fù)初始狀態(tài)。
標(biāo)簽： 抗電源干擾及手機(jī)干擾特性好 可通過觸摸實(shí)現(xiàn)各種邏輯功能控制。操作簡(jiǎn)單、方便實(shí)用。
上傳時(shí)間： 2020-02-25
上傳用戶：shubashushi66
在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽： Protection CMOS ESD ICs in
上傳時(shí)間： 2020-06-05
上傳用戶：shancjb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
