成人性生交大片免费看网站,亚洲免费伊人电影,老色鬼久久亚洲一区二区

指標

基于FPGA的可測性設計方法研究

現場可編程門陣列(FPGA)是一種現場可編程專用集成電路，它將門陣列的通用結構與現場可編程的特性結合于一體，如今，FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數字系統中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展，FPGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題，總結解決兩類優化問題的現有算法，分別對它們的優缺點進行了對比，進而提出對兩種現有算法的改進思想，并且比較了改進前后優化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優化算法能夠簡化原算法的實現過程，并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標，在緊湊性指標與測試復雜性方面比現在算法均有所改進，實現了算法的優化。

標簽： FPGA 可測性設計方法研究

上傳時間： 2013-06-30

上傳用戶：不挑食的老鼠
基于FPGA的數字射頻存儲器設計

數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。

標簽： FPGA 數字射頻存儲器

上傳時間： 2013-06-01

上傳用戶：lanwei
基于FPGA實現DVBS信道編碼及調制

DVB-S(Digital Video Broadcasting bv Satellite)調制器是符合DVB-S協議的數字電視前端設備之一，也滿足我國數字電視衛星廣播標準，該設備可以廣泛應用于數字電視衛星業務和相關數字電視業務。本文主要闡述了基于FPGA實現DVB-S調制器的信道編碼和調制，按功能對DVB-S信道編碼過程進行模塊分解、模塊接口定義，針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現；DVB-S調制器的核心是信道編碼和調制部分，利用FPGA在數字信號處理方面的優勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器和卷積穿孔編碼等的實現算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性；對FPGA各模塊的資源進行了估計、利用Altera公司的Cyclone器件的內部鎖相環實現ASI信號的接收；最后對整機進行了測試，測試結果表明，本文設計的DVB-S調制器技術指標滿足設計要求。

標簽： FPGA DVBS 信道編碼調制

上傳時間： 2013-04-24

上傳用戶：gmh1314
基于FPGA實現數字濾波

隨著科技的發展，電子電路的設計正逐漸擺脫傳統的設計模式。可編程邏輯器件及硬件描述語言的出現與發展從根本上改變了數字系統設計與實現的技術與方法，越來越多的數字信號處理系統采用可編程邏輯器件來實現。數字濾波技術作為數字信號處理的基本分支之一，在各種數字信號處理中起著重要作用，被廣泛應用于很多領域。其中有限長沖激響應（FIR）濾波器，只有零點、系統穩定、運算速度快、具有線性相位的特性，設計靈活，在工程實際中獲得廣泛應用。本文以數字濾波器的基本理論為依據，通過對現場可編程門陣列（FPGA）內部結構的研究，結合軟件工程學中結構化設計思想和硬件描述語言的特點，以9階FIR低通數字濾波器為例，采用Altera公司的EPIK30TC144-3器件完成了FIR數字濾波器的軟硬件設計。我們在設計中采用了層次化、模塊化的設計思想，將整個濾波器劃分為多個功能模塊，利用VHDL語言進行了各個功能模塊的設計。為了使設計的過程和結果更為直觀，文中詳細介紹了核心及外圍硬件電路的設計過程，最終達到了基于FPGA硬件實現參數化FIR數字濾波器的目的。實驗測試表明，本論文所設計的基于FPGA的9階FIR低通數字濾波器基本達到了設計指標。依照此方法，只要修改參數，升級相關硬件，便可以更改濾波器性能，實現高通、帶通FIR數字濾波器，說明本設計具有普遍指導意義。

標簽： FPGA 數字濾波

上傳時間： 2013-05-24

上傳用戶：1101055045
跳頻信號檢測與接收系統

擴展頻譜通信技術,它的突出優點是保密性好,抗干擾性強.隨著通信系統與現代計算機軟、硬件技術與微電子技術發展,越來越多的通信系統構建于這種技術之上.在實際擴頻通信系統工程中,用得比較普遍的是直擴方式和跳頻方式,它們的不同在于直擴是采取隱藏的方式對抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀50年代就開始對跳頻通信進行研究,在上個世紀末的幾次局部戰爭中,跳頻電臺得到了普遍的應用.跳頻通信的發展促進了其對抗技術的發展,目前,世界主要幾個軍事先進的國家,已經研究出高性能的跳頻通信對抗設備,國內這方面的發展相對國外差距比較大. 未來戰爭是科學技術的斗爭,研究跳頻通信對抗勢在必行.基于這種目的,本文研究和設計了跳頻檢測的FPGA實現,利用基于時頻分析的處理方法,完成了跳頻信號檢測的FPGA實現,通過測試,表明系統達到了設計要求,可以滿足實際的需要.主要內容包括: 1.概述了跳頻檢測接收研究的發展動態,闡述了擴展頻譜通信及短時傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號,檢測跳頻的可行性,利用FFT檢測頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測概率和分析信噪比；利用抽取內插技術完成數據速率的轉換,使其滿足后續信號的處理要求；利用同相和正交的DDC實現結構,完成對跳頻信號的解跳. 3.設計完成了跳頻信號檢測與接收系統的FPGA實現,其主要包括:數據速率變換的實現,FIR低通濾波器的實現,快速傅立葉變換(FFT)的實現,下變頻的實現等.在濾波器的實現中,提出了兩種設計方法:基于常系數乘法器和分布式算法濾波器,分析了上述兩種方法的優缺點,選擇用分布式算法實現設計中的低通濾波器；在快速傅立葉變換實現中,分析了基2和基4的算法結構,并分別實現了基2和基4的算法,滿足了不同場合對處理器的要求.在下變頻的設計中,使用濾波器的多相結構完成抽取的實現,并使用低通濾波器使信號帶寬滿足指標的要求.此外,設計中還包括雙端口RAM的實現,比較模塊的實現、數據緩存模塊和串并轉換模塊的實現. 4.介紹了實現系統的硬件平臺.

標簽： 跳頻信號檢測接收系統

上傳時間： 2013-04-24

上傳用戶：zttztt2005
自適應濾波器算法設計及其FPGA實現

自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下，濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數的收斂性和穩定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法，在同樣環境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節省硬件資源。設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心，設計了一種TD-SCDMA系統的自適應波束成形器，分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。

標簽： FPGA 自適應濾波器算法設計

上傳時間： 2013-07-16

上傳用戶：xyipie
基于FPGA的GPS中頻數字接收機

本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數字化硬件實現。論文首先對GPS衛星導航定位系統進行了分析，并對與數字化接收機直接相關聯的GPS信號中頻部分結合實際系統要求進行了設計和分析，由此確定了數字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現了GPS數字化接收機的偽碼捕獲跟蹤。受工作環境的制約，GPS衛星接收機系統首先表現為功率受限系統，接收機必須滿足在低信噪比條件下工作。同時接收機與衛星間高動態產生的多普勒頻率，給接收機實現快速捕獲帶來了難度。通過仿真分析，綜合了實現難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析，確定了捕獲的數字化實現方案，偽碼跟蹤采用超前滯后環方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內，而跟蹤環路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環路帶寬措施解決了跟蹤速度和精度的矛盾。在數字化實現設計中，給出了詳細的數字化實現方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數字化接收機偽碼捕獲跟蹤的實現，并在其開發平臺上對數字化接收機進行了仿真驗證，在給定的工作條件下達到了設計性能和指標要求。

標簽： FPGA GPS 中頻數字接收機

上傳時間： 2013-04-24

上傳用戶：15510133306
基于FPGA的SDRAM控制器設計及應用

在國家重大科學工程HIRFL-CSR的CSR控制系統中，需要高速數據獲取和處理系統。該系統通常采用存儲器作為數據緩沖存儲。同步動態隨機存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強等優勢成為最佳選擇。但是SDRAM卻具有復雜的時序，為了降低成本，所以采用目前很為流行的EDA技術，選擇可編程邏輯器件中廣泛使用的現場可編程門陣列FPGA，使用硬件描述語言VHDL，遵循先進的自頂向下的設計思想實現對SDRAM控制器的設計。論文引言部分簡單介紹了CSR控制系統，指出論文的課題來源與實際意義。第二章首先介紹了存儲器的概況與性能指標，其次較為詳細介紹了動態存儲器DRAM的基本時序，最后對同步動態隨機存儲器SDRAM進行詳盡論述，包括性能、特點、結構以及最為重要的一些操作和時序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設計，重點介紹了具體芯片與FPGA設計技術。第五章為該SDRAM控制器在CsR控制系統中的一個經典應用，即同步事例處理器。最后對FPGA技術進行總結與展望。本論文完整論述了控制器的設計原理和具體實現。從測試的結果來看，本控制器無論從結構上，還是軟硬件上設計均滿足了工程實際要求。

標簽： SDRAM FPGA 制器設計

上傳時間： 2013-07-11

上傳用戶：hasan2015
TS流復用器及其接口

在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。

標簽： TS流復用器接口

上傳時間： 2013-06-10

上傳用戶：01010101
基于FPGA的感應加熱電源控制系統

感應加熱電源以其環保、節能等優點在工業生產中得到了廣泛的應用，逆變控制電路是直接影響感應加熱電源能否安全、高效運行的關鍵因素。目前的感應加熱裝置很多采用模擬電路控制，而模擬控制電路觸點多，焊點多，系統可靠性低，對一些元件的工藝性要求高，電路中控制參數不容易進行修改，靈活性較差。近年來隨著微處理機的發展，數字式控制精確，軟件設計靈活，因而整個控制系統容易實現，在感應加熱領域中運用數字式控制已是一個發展方向。本文在模擬逆變控制系統的基礎上，在可編程邏輯器件(FPGA)上進行了數字式并聯逆變控制系統的研究。首先，本文針對感應加熱并聯逆變控制的數字化進行了詳細的研究。在參閱國內外相關文獻的基礎上，結合已有模擬并聯逆變控制電路的工作原理，設計了全數字鎖相環、它激轉自激掃頻啟動模塊等逆變控制功能模塊，并對各個模塊進行了相關的數學分析和功能仿真，結果證明可以達到預定的功能指標和設計要求。然后，分析了感應加熱電源的整體工作流程，針對模擬控制電路中控制參數不易進行修改、靈活性較差等問題，設計了數據采集、存儲、顯示等功能模塊，有利于系統的調試，參數修改等實際操作。最后，以模擬逆變控制策略為基礎，分析了數字控制器的控制要求和策略。由硬件狀態機實現數字控制器的設計，完成對整個逆變控制系統的整體控制操作。通過自上而下的總體設計，將各個部分組合起來，構成一個SOC系統。在FPGA集成軟件中進行了各部分和整體的仿真驗證，結果證明該設計可以完成逆變控制的各項需求和預定的人機交互操作。

標簽： FPGA 感應加熱電源控制系統

上傳時間： 2013-07-09

上傳用戶：1222