http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,則R3～R0的輸出信號中會有一個(gè)為1,但我們還是是無法確定哪一個(gè)鍵被按下,必須要從R3 ～R0 的輸出信號與C3～C0的掃描信號共同決定那個(gè)按鍵被按下.
編寫VHDL的構(gòu)思:
外部接口包括: a. INPUT腳 : CLK , R3～R0.
b. OUTPUT腳 : C3～C0 , DATA3～DATA0(辨別出的按鍵值).
標(biāo)簽：
cgi-bin
forums
edacn
forum
上傳時(shí)間：
2015-04-09
上傳用戶：zm7516678
