好不容易找到的matlab的時(shí)頻分析工具箱，添加的方法不說(shuō)了，里面的工具很全，挺好用的，希望對(duì)大家有幫助。
標(biāo)簽： matlab 時(shí)頻分析 工具箱
上傳時(shí)間： 2013-12-13
上傳用戶(hù)：wangchong
用來(lái)調(diào)試C51程序的軟件，用過(guò)的，挺好用的！大家可以試試。
上傳時(shí)間： 2013-12-09
上傳用戶(hù)：er1219
Smarty 入門(mén) 不過(guò)因?yàn)橛嗅槍?duì)舊有的內(nèi)容做一些小調(diào)整，所以這次把它放回到自己的 Blog 裡。 序言 剛開(kāi)始接觸樣版引擎的 PHP 設(shè)計(jì)師，聽(tīng)到 Smarty 時(shí)，都會(huì)覺(jué)得很難。其實(shí)筆者也不例外，碰都不敢碰一下。但是後來(lái)在剖析 XOOPS 的程式架構(gòu)時(shí)，開(kāi)始發(fā)現(xiàn) Smarty 其實(shí)並不難。只要將 Smarty 基礎(chǔ)功練好，在一般應(yīng)用上就已經(jīng)相當(dāng)足夠了。當(dāng)然基礎(chǔ)能打好，後面的進(jìn)階應(yīng)用也就不用怕了。 這次的更新，主要加上了一些概念性的東西，當(dāng)然也有一些進(jìn)階的技巧。不過(guò)這些也許早已深入大家的程式之中，如果有更好的觀點(diǎn)，也歡迎大家能夠回饋。
標(biāo)簽： Smarty
上傳時(shí)間： 2014-12-01
上傳用戶(hù)：鳳臨西北
經(jīng)過(guò)測(cè)試可用，大家可以試試，挺好用的，啦啦啦啦啦
上傳時(shí)間： 2015-08-14
上傳用戶(hù)：15170786351
本資料描述了一種基二的流水線型FFT，用了比較新穎的結(jié)構(gòu)，減少了硬件的消耗，優(yōu)化了設(shè)計(jì)，以模塊化設(shè)計(jì)，更容易利用VHDL或其他硬件語(yǔ)言描述
標(biāo)簽： FFT 流水線 FPGA pipeline
上傳時(shí)間： 2018-09-15
上傳用戶(hù)：lpyaking
OLED可用的漢字取模 中景園電子0.96OLED顯示屏_C51系列_SPI_例程原提供的取模不好用，后來(lái)找到了這個(gè)，挺好用的
上傳時(shí)間： 2019-02-27
上傳用戶(hù)：chen_ying992
某新手在論壇上發(fā)了一篇帖子，把自己的處女PCB布線圖貼出來(lái)。 另外還提出了自己的小見(jiàn)解：?jiǎn)栆幌?，我覺(jué)得自動(dòng)布線挺好用的啊，只要布局好了，規(guī)則設(shè)置好了，很快就能生成圖。為什么都說(shuō)自動(dòng)布線不好。
上傳時(shí)間： 2021-11-12
上傳用戶(hù)：trh505
論文的主要工作和研究成果可以概括為以下幾個(gè)方面：1，分析了微波射頻濾波器的基本原理，頻率變換規(guī)則。闡述了微波濾波器的新技術(shù)及其應(yīng)用.2，研究分析了螺旋濾波器的基本理論，設(shè)計(jì)了一種工作在VHF/UHF波段的螺旋腔體帶阻濾波器。論文以傳統(tǒng)的帶狀線帶阻濾波器作為著手點(diǎn)，采用電容耦合短截線諧振結(jié)構(gòu)，將同軸線諧振器變換成螺旋線結(jié)構(gòu)，有效地縮小了濾波器的體積。3，提出了一種結(jié)構(gòu)新額的微帶平面結(jié)構(gòu)濾波器，采用雙模諧振器結(jié)構(gòu)形式。V/在輻射貼片上開(kāi)十字交叉槽線來(lái)降低諧振頻率。濾波器的輸入輸出請(qǐng)振臂使用L形開(kāi)路結(jié)構(gòu)，帶外抑制非常好，高達(dá)-33dB，二次諧波被推移到基波的3倍頻以外。論文采用理論分析與計(jì)算機(jī)輔助設(shè)計(jì)相結(jié)合的設(shè)計(jì)理念。對(duì)螺旋腔體帶阻濾波器和雙模微帶帶通濾波器進(jìn)行了實(shí)物加工，實(shí)測(cè)結(jié)果與仿真結(jié)果相吻合.關(guān)鍵詞：射頻；濾波器；螺旋諧振器：雙模諧振器
標(biāo)簽： 射頻濾波器
上傳時(shí)間： 2022-06-20
上傳用戶(hù)：
摘要：對(duì)幾種三相逆變器中常用的IGBT驅(qū)動(dòng)專(zhuān)用集成電路進(jìn)行了詳細(xì)的分析，對(duì)TLP250，EXB系列和M579系列進(jìn)行了深入的討論，給出了它們的電氣特性參數(shù)和內(nèi)部功能方框圖，還給出了它們的典型應(yīng)用電路。討論了它們的使用要點(diǎn)及注意事項(xiàng)，對(duì)每種驅(qū)動(dòng)芯片進(jìn)行了IGBT的驅(qū)動(dòng)實(shí)驗(yàn)，通過(guò)有關(guān)的波形驗(yàn)證了它們的特點(diǎn)，最后得出結(jié)論：IGBT驅(qū)動(dòng)集成電路的發(fā)展趨勢(shì)是集過(guò)流保護(hù)、驅(qū)動(dòng)信號(hào)放大功能、能夠外接電源且具有很強(qiáng)抗干擾能力等于一體的復(fù)合型電路。關(guān)鍵詞：絕緣柵雙極晶體管：集成電路；過(guò)流保護(hù)1前言電力電子變換技術(shù)的發(fā)展，使得各種各樣的電力電子器件得到了迅速的發(fā)展.20世紀(jì)80年代，為了給高電壓應(yīng)用環(huán)境提供一種高輸入阻抗的器件，有人提出了絕緣門(mén)極雙極型品體管（IGBT）[1].在IGBT中，用一個(gè)MoS門(mén)極區(qū)來(lái)控制寬基區(qū)的高電壓雙極型晶體管的電流傳輸，這藏產(chǎn)生了一種具有功率MOSFET的高輸入阻抗與雙極型器件優(yōu)越通態(tài)特性相結(jié)合的非常誘人的器件，它具有控制功率小、開(kāi)關(guān)速度快和電流處理能力大、飽和壓降低等性能。在中小功率、低噪音和高性能的電源、逆變器、不間斷電源（UPS）和交流電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)中，它是日前最為常見(jiàn)的一種器件。
標(biāo)簽： 三相逆變器 igbt 驅(qū)動(dòng)電路
上傳時(shí)間： 2022-06-21
上傳用戶(hù)：jiabin
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門(mén)陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類(lèi)的專(zhuān)用類(lèi)可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類(lèi)ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類(lèi)ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹(shù)的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿(mǎn)足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開(kāi)發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專(zhuān)用類(lèi)基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶(hù)：myworkpost
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
