無線通訊系統(tǒng)仿真原理與應(yīng)用 詳細(xì)介紹通訊的仿真方法，並附上這本書的Matlab source code
上傳時(shí)間： 2017-05-12
上傳用戶：498732662
使用動(dòng)態(tài)規(guī)劃的方法求接出怎樣在兩條裝配線上以最快的時(shí)間完成裝配任務(wù)
標(biāo)簽： 裝配 動(dòng)態(tài)規(guī)劃
上傳時(shí)間： 2013-12-31
上傳用戶：xyipie
本例是將定時(shí)器1通道0(21腳)設(shè)為"跳變沿捕捉"(即電平發(fā)生變化時(shí)產(chǎn)生中斷), 驗(yàn)證方法是將21腳不斷接高電平、低電平，此時(shí)指示燈PTA1狀態(tài)跟隨改變
標(biāo)簽： 定時(shí)器 發(fā)生 中斷 低電平
上傳時(shí)間： 2017-08-02
上傳用戶：wxhwjf
心音信號是人體最重要的生理信號之一，包含心臟各個(gè)部分如心房、心室、大血管、心血管及各個(gè)瓣膜功能狀態(tài)的大量生理病理信息。心音信號分析與識別是了解心臟和血管狀態(tài)的一種不可缺少的手段。本文針對目前該研究領(lǐng)域中存在的分析方法問題和分類識別技術(shù)難點(diǎn)展開了深入的研究，內(nèi)容涉及心音構(gòu)成的分析、心音信號特征向量的提取、正常心音信號（NM）和房顫（AF）、主動(dòng)脈回流（AR）、主動(dòng)脈狹窄（AS）、二尖瓣回流（MR）4種心臟雜音信號的分類識別。本文的工作內(nèi)容包括以下5個(gè)方面： a）心音信號采集與預(yù)處理。本文采用自行研制的帶有錄音機(jī)功能的聽診器實(shí)現(xiàn)對心音信號的采集。通過對心音信號噪聲分析，選用小波降噪作為心音信號的濾波方法。根據(jù)實(shí)驗(yàn)分析，選擇Donoho閾值函數(shù)結(jié)合多級閾值的方法作為心音信號預(yù)處理方案。 b）心音信號時(shí)頻分析方法。文中采用5種時(shí)頻分析方法分別對心音信號進(jìn)行了時(shí)頻譜特性分析，結(jié)果表明：不同的時(shí)頻分析方法與待分析心音信號的特性有密切關(guān)系，即需要在小的交叉項(xiàng)干擾與高的時(shí)頻分辨率之間作綜合的考慮。鑒于此，本文提出了一種自適應(yīng)錐形核時(shí)頻（ATF）分析方法，通過實(shí)驗(yàn)驗(yàn)證該分布能較好地反映心音信號的時(shí)頻結(jié)構(gòu)，其性能優(yōu)于一般錐形核分布（CKD）以及Choi-Williams分布（CWD）、譜圖（SPEC）等固定核時(shí)頻分析方法，從而選擇自應(yīng)錐形核時(shí)頻分析方法進(jìn)行心音信號分析。 c）心音信號特征向量提取。根據(jù)對3M Littmann（） Stethoscopes[31]數(shù)據(jù)庫中標(biāo)準(zhǔn)心音信號的時(shí)頻分析結(jié)果，提取8組特征數(shù)據(jù)，通過Fihser降維處理方法提取出了實(shí)現(xiàn)分類可視化，且最易于分類的心音信號的2維特征向量，作為心音信號分類的特征向量。 d）心音信號分類方法。根據(jù)心音信號特征向量組成的散點(diǎn)圖，研究了支持向量機(jī)核函數(shù)、多分類支持向量機(jī)的選取方法，同時(shí)，基于分類的目的 性和可信性，本文提出以分類精度最大為判斷準(zhǔn)則的核函數(shù)參數(shù)與松弛變量的優(yōu)化方法，建立了心音信號分類的支持向量機(jī)模型，選取標(biāo)準(zhǔn)數(shù)據(jù)庫中NM、AF、AR、AS、MR每類心音信號的80組2維特征向量中每類60組數(shù)據(jù)作為支持向量機(jī)的學(xué)習(xí)樣本，對余下的每類20組數(shù)據(jù)進(jìn)行測試，得到每類的分類精度（Ar）均為100％，同時(shí)對臨床上采集的與上述4種同類心臟雜音信號和正常心音信號中每類24個(gè)心動(dòng)周期進(jìn)行分類實(shí)測，分類精度分別為：NM、AF、MR的分類精度均為100％，而AR、AS均為95．83％，驗(yàn)證了該方法的分類有效性。 e）心音信號分析與識別的軟件系統(tǒng)。本文以MATLAB語言的可視化功能實(shí)現(xiàn)了心音信號分析與識別的軟件運(yùn)行平臺(tái)構(gòu)建，可完成對心音信號的讀取、預(yù)處理，繪制時(shí)-頻、能量特性的三維圖及兩維等高線圖；同時(shí)，利用MATLAB與EXCEL的動(dòng)態(tài)鏈接，實(shí)現(xiàn)對心音信號分析數(shù)據(jù)的存儲(chǔ)以及統(tǒng)計(jì)功能；最后，通過對心音信號2維特征向量的分析，實(shí)現(xiàn)心音信號的自動(dòng)識別功能。 本文的研究特色主要體現(xiàn)在心音信號特征向量提取的方法以及多分類支持向量機(jī)模型的建立兩方面。 綜上所述，本文從理論與實(shí)踐兩方面對心音信號進(jìn)行了深入的研究，主要是采用自適應(yīng)錐形核時(shí)頻分析方法提取心音信號特征向量，根據(jù)心音信號特征向量組成的散點(diǎn)圖，建立心音信號分類的支持向量機(jī)模型，并對正常心音信號和4種心臟雜音信號進(jìn)行了分類研究，取得了較為滿意的分類結(jié)果，但由于用于分類的心臟雜音信號種類及數(shù)據(jù)量尚不足，因此，今后的工作重點(diǎn)是采集更多種類的心臟雜音信號，進(jìn)一步提高心音信號分類精度，使本文研究成果能最終應(yīng)用于臨床心臟量化聽診。 關(guān)鍵詞：心音信號，小波降噪，非平穩(wěn)信號，心臟雜音，信號處理，時(shí)頻分析，自適應(yīng)，支持向量機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：weixiao99
本文以濾波技術(shù)飛速發(fā)展，小波濾波優(yōu)越性的凸現(xiàn)，以及虛擬儀器的易操作等良好特性為背景，以簡單易行和濾波效果良好為研究目的，展開本文信號濾波處理的研究工作。 在深入研究三種小波濾波方法原理和優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出了一種新的優(yōu)化濾波方法，包括以下三個(gè)方面： 首先，將靜態(tài)小波變換(SWT)應(yīng)用于濾波處理。利用SWT的平移不變性和冗余性來進(jìn)行含噪信號的分解，這樣不僅彌補(bǔ)了正交小波變換的不足，而且提高了濾波性能。 然后，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)濾波算法。該算法把小波系數(shù)間的相關(guān)性應(yīng)用于閾值濾波。它是在構(gòu)造出基于空域相關(guān)的顯著性函數(shù)和基于顯著性函數(shù)的閾值濾波過程的基礎(chǔ)上，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)，并且把極小化廣義交叉驗(yàn)證(GCV)得到均方差(MSE)意義下的最優(yōu)閾值作用于該優(yōu)化閾值函數(shù)。該濾波算法不僅實(shí)現(xiàn)了噪聲的有效去除，而且信號的重要特征也保留完好； 最后，引入了新型鎖相環(huán)--正交鎖相環(huán)(QPLL)。鑒于QPLL不僅具有鎖定范圍寬、入鎖速度快、鎖定后精度高的性能，而且還具有良好的抑制諧波、噪聲的能力，以及對波形畸變不敏感等良好特性，所以QPLL的引入達(dá)到了信號鎖定和優(yōu)化濾波的目的，使優(yōu)化濾波方法的設(shè)計(jì)更具新意，而且取得了更好的濾波效果。 為了驗(yàn)證優(yōu)化濾波方法，本文搭建了實(shí)驗(yàn)平臺(tái)，它是由FPGA信號采集部分和LabVIEW軟件濾波處理兩個(gè)部分構(gòu)成。通過傳感器采集信號，經(jīng)過A/D轉(zhuǎn)換后送入FPGA。以FPGA為CPU控制A/D轉(zhuǎn)換，并進(jìn)行波形數(shù)據(jù)緩存，在接收到LabVIEW的命令后，將存儲(chǔ)的數(shù)據(jù)送給串口。在LabVIEW中，從串口檢測所需的波形數(shù)據(jù)，然后通過優(yōu)化濾波方法將數(shù)據(jù)進(jìn)行濾波處理，最后在前面板中把實(shí)驗(yàn)結(jié)果顯示出來。 實(shí)驗(yàn)結(jié)果表明，該優(yōu)化濾波方法不僅能實(shí)現(xiàn)優(yōu)良的濾波功能，而且簡單易行，是一種有效的濾波方法。
上傳時(shí)間： 2013-07-20
上傳用戶：gokk
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-07-24
上傳用戶：ca05991270
隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個(gè)信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
上傳時(shí)間： 2013-07-17
上傳用戶：wfl_yy
該文首先分析了線路碼的一般問題;其次分析了正碼速調(diào)整的基本原理及所涉及的一般問題,并說明了用FPGA進(jìn)行電路設(shè)計(jì)的一般方法;最后分析了該系統(tǒng)所產(chǎn)生的抖動(dòng),如抖動(dòng)的產(chǎn)生,分類以及如何減小抖動(dòng)等,并對該課題所產(chǎn)生的兩類抖動(dòng)即正碼速調(diào)整引入的侯時(shí)抖動(dòng)和平滑鎖相環(huán)引入的抖動(dòng)進(jìn)行了分析,并用Matlab仿真工具對鎖相環(huán)的抖動(dòng)與其環(huán)路帶寬之間的關(guān)系進(jìn)行了仿真與計(jì)算. 作者的工作主要包括: 1.利用FPGA完成了復(fù)接、分接系統(tǒng)的設(shè)計(jì)和調(diào)試.2.利用FPGA完成了HDB3線路碼的設(shè)計(jì)與調(diào)試.3.利用鎖相環(huán)完成了碼速恢復(fù).4,對該復(fù)接分接系統(tǒng)所產(chǎn)生的抖動(dòng)進(jìn)行了理論分析和仿真.5.對FPGA進(jìn)行了誤碼率測試,誤碼性能優(yōu)于10
標(biāo)簽： FPGA 數(shù)字復(fù)接器
上傳時(shí)間： 2013-04-24
上傳用戶：songnanhua
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個(gè)雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間： 2013-05-22
上傳用戶：彭玖華
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時(shí)可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時(shí)間： 2013-08-18
上傳用戶：青春給了作業(yè)95
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
