亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

控制儀表

  • 基于FPGA的分布式采集系統時鐘同步控制技術研究與實現.rar

    隨著電子技術的快速發展,各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統來說,中心主站需要對來自于不同采集設備的采集數據進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術,輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大,適合傳輸的時間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘,本論文采用了數模混合的鎖相環技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一,節約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數據讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!

    標簽: FPGA 分布式 采集

    上傳時間: 2013-08-05

    上傳用戶:lz4v4

  • 基于USB和FPGA技術的激光打標控制卡的研究與開發.rar

    激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢,獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的,運動控制卡必須插在計算機的PCI插槽內,且不支持熱捅拔,影響了控制卡的穩定性;以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠,但由于其運算速度慢、存儲容量有限,限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標控制卡,它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點,將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合,具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理,激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后,詳細討論了激光打標控制卡的硬件電路設計,包括USB接口電路,FPGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計,通過軟硬件調試,控制卡實現了USB通信,輸出兩路模擬信號,SRAM數據讀寫,數字量輸入輸出等功能。

    標簽: FPGA USB 激光打標

    上傳時間: 2013-04-24

    上傳用戶:prczsf

  • 基于FPGA的烤煙自動控制系統的研究與設計.rar

    煙葉烘烤是煙葉生產中一個非常重要的環節,為保證煙葉烘烤的質量,需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進行變化。本文通過對三段式工藝的分析,構建了以FPGA為控制核心,采用數字式溫濕度傳感器進行溫濕度測量的烤煙自動控制系統。 整個系統的實現是基于CYCLONEⅡ系列的FPGA器件EP2C8Q208C8進行的。同時對系統的配置電路、驅動電路、顯示控制電路、語音提示和溫濕度測量電路進行了設計,并給出了各個模塊的電路原理圖。由于溫濕度測量是系統設計實現的重要部分,所以本文重點討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點、工作原理、處理次序和設計流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中,存在的強時變、大時滯、非線性的問題,采用了模糊控制算法進行控制,并給出了模糊控制器設計的方法。另外,為方便用戶調用煙葉烘烤中經驗曲線,提出了使用EEPROM對烘烤經驗曲線參數進行處理。而且討論了如何通過I2C總線與EEPROM進行讀寫操作進而實現參數的保存和讀取。系統的測試結果表明烤煙自動控制系統基本上達到了實際的要求,具有一定的先進性。

    標簽: FPGA 自動控制系統

    上傳時間: 2013-04-24

    上傳用戶:也一樣請求

  • LTE系統中基帶DAGC的應用研究及FPGA實現.rar

    當今,移動通信正處于向第四代通信系統發展的階段,OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一,被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊,其精度對基帶解調性能產生著重大的影響,尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能,本文采用數字自動增益控制(DAGC)技術,以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先,本文簡單介紹了較為成熟的AAGC(模擬AGC)技術,并重點關注近年來為了改善其性能而興起的數字化AGC技術,它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術,進一步分析了AAGC技術和基帶DAGC在實施對象,實現方法等上的異同點,指出了基帶DAGC的必要性。 其次,根據LTE協議,搭建了從調制到解調的基帶PUSCH處理鏈路,并針對基于DFT的信道估計方法的缺點,使用簡單的兩點替換實現了優化,通過高斯信道下的MATLAB仿真,證明其可以達到理想效果。仿真結果還表明,在不考慮同步問題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進行調制,也能達到在SNR高于17dB時,硬判譯碼結果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎上,通過理論分析和MATLAB仿真,證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時,通過對幾種DAGC算法的比較后,得到的一套適用于實現的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進行基帶DAGC算法的實現。 最后,本文對選定的基帶DAGC算法進行了FPGA設計,仿真、綜合和上板結果說明,時域和頻域DAGC實現方法占用資源較少,容易進行集成,能夠達到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個IQ數據,使之滿足基帶解調性能。

    標簽: DAGC FPGA LTE

    上傳時間: 2013-05-17

    上傳用戶:laozhanshi111

  • MPEG2視頻解碼器的FPGA設計.rar

    MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準,其優秀性使之成為過去十年應用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容,建立系統級設計方案,設計FPGA原型芯片,并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面: 1.完成解碼系統的體系結構的設計,采用了自頂而下的設計方法,實現系統的功能單元的劃分;根據其視頻解碼的特點,確定解碼器的控制方式;把視頻數據分文幀內數據和幀間數據,實現兩種數據的并行解碼。 2.實現了具體模塊的設計:根據本文研究的要求,在比特流格式器模塊設計中提出了特有的解碼方式;在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現,大大減少了變長數據解碼的時間;IQ、IDCT模塊采用流水的設計方法,減少數據計算的時間:運動補償模塊,針對模塊數據運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件,通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證,取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述,通過了現場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試,本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。

    標簽: MPEG2 FPGA 視頻解碼器

    上傳時間: 2013-07-27

    上傳用戶:ice_qi

  • 基于FPGA的LED視頻顯示控制系統的設計.rar

    LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來,以其亮度高、視角廣、壽命長、性價比高的特點,在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵,是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制,控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點,提出了一種可行的方案并進行了設計。系統主要分為兩個部分:視頻信號的獲取,視頻信號的處理。 經過分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經過DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數字信息,這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后,對數據進行處理,最后輸出數據給驅動電路。在信號處理模塊中,采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程(ISP)等特點,所以特別適合于本設計。利用FPGA的可編程性,在FPGA內部劃分了各個小模塊,各小模塊中通過少量的信號進行聯系,這樣就將比較大的系統轉化成許多小的系統,使得設計更加簡單,容易驗證。本文分析了驅動電路所需要的數據的特點,全彩色灰度級的實現方式,決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對系統進行了聯合調試。改進了時序、優化了布局布線,使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上,課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊,在Quartus II和modelsim平臺下,用Verilog HDL語言開發。

    標簽: FPGA LED 視頻顯示

    上傳時間: 2013-05-19

    上傳用戶:玉簫飛燕

  • 基于TMS320F2812的SVPWM控制.rar

    基于TMS320F2812的SVPWM控制

    標簽: F2812 SVPWM 2812 320F

    上傳時間: 2013-04-24

    上傳用戶:fyerd

  • 萬用表測量技巧.rar

    測量技巧萬用表實用測量技法與故障檢修電子技能基礎

    標簽: 萬用表 測量

    上傳時間: 2013-05-18

    上傳用戶:wsf950131

  • 基于FPGA的對象存儲控制器原型的硬件設計與實現.rar

    本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下: ⑴研究了對象存儲控制器的硬件設計,使其高效完成對象級接口的智能化管理和復雜存儲協議的解析,對對象存儲系統整體性能提升有重要意義。基于SoPC(片上可編程系統)技術,在FPGA(現場可編程門陣列)上實現的對象存儲控制器,具有功能配置靈活,調試方便,成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口,包含處理器模塊、內存模塊、Flash模塊等核心組成部分,提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口,還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時,從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題,并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略,并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案,Virtex-4內嵌PowerPC高性能處理器,可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計,包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口;提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制,通過了設計規則檢查,生成了網表用作下一步設計工作的交付文件。

    標簽: FPGA 對象存儲 原型

    上傳時間: 2013-04-24

    上傳用戶:lijinchuan

  • 基于FPGA的10M100M以太網控制器的設計.rar

    隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發環境和驗證工具,同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器,實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連,也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核,為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時,為與其它WS接口的控制器實現直接互連創造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。

    標簽: 10M100M FPGA 以太網控制器

    上傳時間: 2013-07-17

    上傳用戶:bruce

主站蜘蛛池模板: 洛隆县| 深水埗区| 祁门县| 固原市| 鄱阳县| 西乡县| 福海县| 含山县| 大安市| 木兰县| 灵璧县| 济宁市| 石门县| 崇明县| 新和县| 陇南市| 宣城市| 内丘县| 扶沟县| 承德市| 辽中县| 临澧县| 盐亭县| 临洮县| 游戏| 连州市| 万盛区| 内江市| 扶风县| 乌兰察布市| 潼关县| 泾源县| 沙洋县| 涞源县| 香河县| 金川县| 亳州市| 富顺县| 焉耆| 娱乐| 辉县市|