隨著以計算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點。 本文設(shè)計了一個采用FPGA設(shè)計的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計的液晶控制器；采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計，重點介紹了如何通過特殊設(shè)計控制器與CPU協(xié)調(diào)的工作，驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點是各個模塊之間的同步處理。這款液晶控制器在實際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。 關(guān)鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法
上傳時間： 2013-04-24
上傳用戶：ryanxue
隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機(jī)作為控制對象的傳動領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進(jìn)的控制算法得以實現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢和當(dāng)前的研究熱點。本文的主要工作就是圍繞數(shù)字化的永磁同步電機(jī)控制器研究來展開。首先深入研究了永磁同步電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對永磁同步電機(jī)的數(shù)學(xué)模型進(jìn)行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機(jī)的電機(jī)模型，提出了一種永磁同步電機(jī)傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)，并對滑模控制理論和矢量控制進(jìn)行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機(jī)的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點，仿真結(jié)果驗證了該系統(tǒng)設(shè)計方案的優(yōu)越性。最后在永磁同步電機(jī)建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機(jī)控制器的設(shè)計要求及FPGA的特點，提出永磁同步電機(jī)控制器的的設(shè)計方案。按照FPGA模塊化設(shè)計思想，將整個系統(tǒng)進(jìn)行了合理的劃分，分別對SVPWM、Park變換、SMC、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進(jìn)行了深入的研究。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證，驗證結(jié)果表明：永磁同步電機(jī)在低速和高速時都能穩(wěn)定運行，從而證實了本設(shè)計方案的可行性。
上傳時間： 2013-04-24
上傳用戶：wff
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點。本文闡述了MAC層的FPGA設(shè)計、仿真及測試；介紹了整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對各個模塊的設(shè)計過程進(jìn)行了詳細(xì)闡述，接著介紹了開發(fā)環(huán)境和驗證工具，同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機(jī)接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進(jìn)行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計具有自主知識產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時，為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件，對高層次設(shè)計這一先進(jìn)ASIC設(shè)計方法也有了較為深入的認(rèn)識。
標(biāo)簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時間： 2013-07-17
上傳用戶：bruce
工廠底層的信息絕大部分都是通過現(xiàn)場總線進(jìn)行傳遞的，但基于現(xiàn)場總線的工業(yè)設(shè)備網(wǎng)絡(luò)無法實現(xiàn)與企業(yè)的Internet/Intranet無縫連接從而實現(xiàn)遠(yuǎn)程監(jiān)控。所以本文就此問題展開研究，提出了一種基于S3C2410的嵌入式工業(yè)網(wǎng)絡(luò)控制器的平臺的設(shè)計方案，設(shè)計了一個具有網(wǎng)絡(luò)通信功能的控制器平臺。 1.針對網(wǎng)絡(luò)控制器的特點與要求，通過對比分析，選取了具體的硬件和軟件，以確保網(wǎng)絡(luò)控制器平臺的穩(wěn)定可靠。 2.具體設(shè)計了控制器相關(guān)硬件電路。包括存儲電路、以太網(wǎng)電路、串口電路、I/O口電路等。 3.建立了嵌入式Linux軟件開發(fā)平臺；對網(wǎng)絡(luò)通信的理論進(jìn)行了研究，編寫了CGI外部擴(kuò)展程序，實現(xiàn)了動態(tài)Web技術(shù)，使用戶可以通過瀏覽器對控制器進(jìn)行遠(yuǎn)程監(jiān)控。同時，開發(fā)了嵌入式數(shù)據(jù)庫SQLite應(yīng)用程序，使歷史數(shù)據(jù)、實時數(shù)據(jù)和技術(shù)參數(shù)的管理更加方便有序；開發(fā)了對應(yīng)的驅(qū)動程序確保了網(wǎng)絡(luò)控制器的的正常運行。 4.在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計的基礎(chǔ)上，將控制器平臺應(yīng)用于智能加藥控制系統(tǒng)中，通過測試表明本網(wǎng)絡(luò)控制器平臺穩(wěn)定可靠。 總之，本文在深入研究嵌入式網(wǎng)絡(luò)控制器的基礎(chǔ)上搭建了一個嵌入式的硬件和軟件平臺，確保了網(wǎng)絡(luò)控制器穩(wěn)定可靠并高效地運行，為第二次開發(fā)嵌入式網(wǎng)絡(luò)控制器準(zhǔn)備了一個比較理想的嵌入式平臺。
標(biāo)簽： ARM 嵌入式工業(yè) 網(wǎng)絡(luò)控制器 平臺設(shè)計
上傳時間： 2013-04-24
上傳用戶：lingduhanya
運動控制系統(tǒng)是機(jī)器人控制系統(tǒng)的重要組成部分。本文將ARM與CPLD技術(shù)應(yīng)用于機(jī)器人運動控制系統(tǒng)，使控制系統(tǒng)更加開放、更加模塊化，同時ARM芯片的高速大容量的數(shù)據(jù)處理能力以及CPLD的高集成度，可編程性，能夠逾越以往控制系統(tǒng)中實時、高速、高精度的技術(shù)瓶頸. 嵌入式技術(shù)是當(dāng)今最熱門的技術(shù)之一，由于簡潔、高效等優(yōu)點，使得其廣泛應(yīng)用在各個領(lǐng)域；所謂嵌入式系統(tǒng)就是以應(yīng)用為中心，以計算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計算機(jī)系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個部分組成，用于實現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。 本文主要闡述了基于嵌入式處理器S3C44B0X的機(jī)器人控制器的設(shè)計過程。文章首先介紹了機(jī)器人本體規(guī)劃、嵌入式系統(tǒng)和嵌入式微處理器S3C44B0X的結(jié)構(gòu)特點；接著介紹了基于S3C44B0X的智能控制器的設(shè)計，包括硬件設(shè)計和CPLD軟件設(shè)計。其中控制器硬件平臺擴(kuò)展了外部存儲器、串行口，通過輸出PWM信號進(jìn)入驅(qū)動電路模塊，從而實現(xiàn)控制機(jī)器人運動的目的。在CPLD設(shè)計過程中，引入JTAG調(diào)試接口，方便系統(tǒng)程序的下載和調(diào)試，通過自上而下、分塊設(shè)計的思想給出了QUARTUSⅡ設(shè)計環(huán)境下的軟件代碼。本系統(tǒng)利用不同任務(wù)間的切換來實現(xiàn)通信過程，而不再采用無操作系統(tǒng)的工程文件的形式，這樣不但有利于項目的調(diào)試，也有利于對其它接口的擴(kuò)展。最后對該控制器進(jìn)行了測試和分析。
標(biāo)簽： CPLD ARM 四足機(jī)器人 嵌入式控制器
上傳時間： 2013-07-19
上傳用戶：Zxcvbnm
本文將EDA技術(shù)與傳統(tǒng)的控制理論相結(jié)合,研制了一種全新的基于FPGA技術(shù)之上的PID和模糊控制器,并加以優(yōu)化后應(yīng)用于FESTO液位控制系統(tǒng)上.該控制器基于PLD組成的系統(tǒng),很自然地避開CPU的程序跑飛、死循環(huán)、復(fù)位不可靠等缺點,最大程度的提高設(shè)計效率和系統(tǒng)的可靠性;同時相對于傳統(tǒng)的硬件控制器而言,它的高集成度所需較少外圍電路,降低設(shè)計成本,為控制器地實現(xiàn)提供了一種新方案.此外,本文的模糊控制器對傳統(tǒng)規(guī)則表進(jìn)行改進(jìn),在被控量接近穩(wěn)態(tài)值時規(guī)則表部分自適應(yīng)于具體的期望值,消除了穩(wěn)態(tài)值附近的震蕩,大大提高了系統(tǒng)的穩(wěn)定性.
上傳時間： 2013-06-21
上傳用戶：my867513184
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計需求的解決途徑。為了簡化設(shè)計流程并且提高部件的可重用性，在目前的SoC設(shè)計中引入了稱之為平臺的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計，最終建立一個包括多種功能部件，互連部件和處理部件的設(shè)計平臺，從而有效的提高星載電子系統(tǒng)的設(shè)計能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計平臺要提供的一個互連部件對其進(jìn)行設(shè)計。 針對這一需求，本論文采用自項向下的設(shè)計方法對PCI總線從設(shè)備控制器的設(shè)計與實現(xiàn)進(jìn)行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計，采用Verilog HDL對其進(jìn)行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設(shè)計中常見的自頂向下設(shè)計方法，使用硬件描述語言Verilog HDL對其進(jìn)行描述，重點分析了PCI總線設(shè)備控制器的設(shè)計。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標(biāo)設(shè)備控制器的設(shè)計思路和各個子模塊電路的設(shè)計和實現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測試激勵程序完成了功能仿真。應(yīng)用FPGA作為物理驗證和實現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時序仿真，證明所實現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實現(xiàn)。通過這整個論文的工作，按照設(shè)計、仿真、綜合驗證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時間： 2013-06-07
上傳用戶：tccc
本文利用Verilog HDL語言在FPGA上實現(xiàn)IC總線的規(guī)范，又簡要介紹了Quartus Ⅱ設(shè)計環(huán)境和設(shè)計方法，以及FPGA的設(shè)計流程。在此基礎(chǔ)上，重點介紹了I
上傳時間： 2013-04-24
上傳用戶：ajaxmoon
本文針對目前國內(nèi)外基于FPGA實現(xiàn)模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術(shù)的發(fā)展，對模糊控制器的設(shè)計作了有益的探索，并達(dá)到了預(yù)期的實驗效果。文章綜述了模糊控制理論的產(chǎn)生、發(fā)展、應(yīng)用現(xiàn)狀以及今后的發(fā)展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結(jié)構(gòu)；闡述了常規(guī)模糊控制器的設(shè)計過程。文章介紹了運用 VHDL語言進(jìn)行模糊控制器的設(shè)計過程。對模糊控制過程中隸屬度函數(shù)的存儲采用了分段存儲法，其設(shè)計方法簡單，提高了運算速度和運算精度。采用了“最大－最小”函數(shù)法簡化了模糊控制規(guī)則的推理過程。運用“倒數(shù)相乘法”實現(xiàn)除法器的設(shè)計，能夠?qū)崿F(xiàn)任意數(shù)的除法運算，且精度較高。并以模糊空調(diào)溫度控制器為例進(jìn)行了理論說明和模糊設(shè)計，并給出了相應(yīng)的VHDL代碼。整體設(shè)計及其各個模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進(jìn)行了邏輯綜合及功能時序仿真，綜合與仿真的結(jié)果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達(dá)到了較高的設(shè)計性能，在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài)，通過在 FPGA開發(fā)板上的驗證與測試，測試結(jié)果表明，所設(shè)計的模糊控制器可滿足實時模糊控制的要求。關(guān)鍵詞：模糊邏輯 模糊控制器 VHDL FPGA
上傳時間： 2013-04-24
上傳用戶：003030
特點： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
