論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標簽： Viterbi vhdl 編解碼器 代碼
上傳時間： 2013-09-03
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數(shù)分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n
標簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時間： 2013-09-04
上傳用戶：a471778
半整數(shù)分頻器電路的VHDL源程序，供大家學習和討論。\r\n
標簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
JTAG仿真器CPLD
標簽： JTAG CPLD 仿真器
上傳時間： 2013-09-05
上傳用戶：xuanjie
利用FPGA實現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
標簽： FPGA 可編程 采樣
上傳時間： 2013-09-06
上傳用戶：z754970244
viterbi譯碼器的一種fpga實現(xiàn).是一個cs252\r\n的project的result\r\n供大家研究用
標簽： viterbi fpga 譯碼器
上傳用戶：dsgkjgkjg
D-06 ALLEGRO 是通用型的GSM撥號器和控制器，它既可以用于家庭又可以用于工業(yè)自動控制，用于安全防范或遠程數(shù)據(jù)傳輸工程，觸發(fā)任何一個輸入端將會使得該裝置以短信的方式發(fā)送報告到已編好程的電話號碼上或直接打電話，通過發(fā)送特定的短信到該裝置上，你可以打開或關閉遠端控制輸出端。基本設定是，GD-06提供4個輸入觸發(fā)端和3個輸出端。 可以通過對該裝置發(fā)送短信進行編程或通過互聯(lián)網(wǎng)用捷豹GSMLINK網(wǎng)頁進行編程。 專業(yè)模式允許所有的輸入和輸出端的全面編程，觸發(fā)監(jiān)聽模式，GPRS數(shù)據(jù)通訊和模擬數(shù)據(jù)發(fā)送。
標簽： ALLEGRO GSM GD 06
上傳時間： 2013-10-22
上傳用戶：panjialaodi
genesis9.0算號器提供genesis算號器使用視頻。安裝文件一定要放在小寫英文路徑下，中文不行，有大寫字母的英文也不行。1.算號器的只是算gnd的號，要算get的號，需要參考算號器的步驟。注意選擇破解有效時間。2.7天過期，30天過期，永不過期等。注意要用自己機器識別號去算，在get運行彈出來的序號對話框里，有機器識別號。3.安裝完成，啟動時，填寫進入用戶名和密碼時，一定不能用鼠標。直接用回車鍵，否則失效。密碼框內(nèi)的密碼不可見，輸完直接回車，即可進入genesis界面。
標簽： genesis 9.0 算號器 視頻
上傳時間： 2014-12-23
上傳用戶：swaylong
筆者以Freescale的S08系列8位微處理器MC9S08SL8為核心，為某電動汽車設計了一款儀表盤信號轉(zhuǎn)換器，實現(xiàn)了電機轉(zhuǎn)速檢測、與電機控制器的LIN通信、原車儀表信號模擬等功能。利用芯片內(nèi)部資源特性設計了其硬件結(jié)構(gòu)及電路，根據(jù)儀表盤的原理和工作方式設計了軟件流程，裝車試驗運行穩(wěn)定，有很高的實用價值。
標簽： MC9 S08 SL8 MC
上傳時間： 2013-11-23
上傳用戶：lili123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<delect id="kuwao"></delect>
