無線傳感器網絡的靜態故障模型，延遲時間統計的源代碼
上傳時間： 2014-01-12
上傳用戶：cjf0304
基于spice語言規范自己寫的三極管故障模型文件，每個各包含4種故障模式，可以直接在SPICE下仿真通過，也可作為故障注入試驗用。
上傳時間： 2013-12-18
上傳用戶：royzhangsz
建立了小電流接地系統的仿真模型，利用電磁暫態程序PSCAD/EMTDC全面仿真了不同故障情況對故障穩態和暫態電壓、電流幅值特征和相位特征產生的影響，（這句話太拗口）并得到了相應的零序電壓及零序電流的幅值、相位及波形。通過對仿真數據及波形的進一步分析，得出了小電流接地系統發生單相接地故障時的運行特點，驗證了小電流接地故障穩態和暫態分析理論的科學性、合理性。為了提取配電網單相接地故障選線和故障測距的暫態故障特征量，基于PSCAD/EMTDC的仿真環境，搭建了小電流接地系統的配電網絡仿真模型并綜合考慮不同短路時刻、不同接地電弧電阻、不同故障距離和線路長度等多個因素，對配電網小電流接地系統的單相接地故障進行了大量仿真。在配電網單相接地短路故障后的第1個工頻周波（0~0.02s）內故障線路的零序電流包絡線的變化速度比非故障線路變化緩慢，包絡面積大，但與非故障線路首半波極性相反。仿真分析表明此暫態特性不受短路時刻、電弧電阻、故障距離和消弧線圈被償度的影響，為單相接地故障選線和故障測距的研究提供了理論依據。
上傳時間： 2022-07-22
上傳用戶：xsr1983
vxworks的系統故障診斷項目，其中包含一個故障診斷內核，xpl故障模型文件解析器，對于做故障診斷開發的朋友應該是不可多得的珍貴材料，具有很高的參考價值。本源代碼來源于科研項目，請勿用于商業目的。
上傳時間： 2014-01-23
上傳用戶：sqq
該論文將傳統的可靠性理論和前人在電子元器件和電機方面可靠性的研究成果應用于航天電機的可靠性研究中,并由現場使用和試驗數據總結分析了航天電機的故障模型,了航天電機的可靠性薄弱環節模型為驅動控制電路、軸承和繞組絕緣組成和串聯可靠性模型,壽命分布服從指數分布與威布爾分布組成而成的復合型分布.根據航天電機的可靠性模型,結合應力分析,給出了航天電機可靠性預計和可靠性分配的方法.并給出了改進航天電機可靠性的一些措施.對航天電機的可靠性試驗進行了研究,并將種種應力對航天電機可靠性各薄弱環節的影響具體應用于航天電機的加速壽命試驗,得到相應的加速壽命因子,并給出了航天電機加速壽命試驗,得到相應的加速壽命因子,并給出了航天電機的加速壽命試驗方案開發了航天電機壽命試驗臺,以自動進行航天電機的壽命試驗.
上傳時間： 2013-07-29
上傳用戶：aysyzxzm
隨著FPGA(FieldProgrammableGateArray)器件的應用越來越廣泛且重要，FPGA的測試技術也得到了廣泛重視和研究。基于FPGA可編程的特性，應用獨立的測試(工廠測試)需要設計數個測試編程和測試向量來完成FPGA的測試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對上述問題，以XilinxXC4000E系列FPGA為主要的研究對象，在詳細研究FPGA內部結構的基礎上，基于“分治法”的基本思路對FPGA的測試理論和方法做了探索性研究。 研究完成了對可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測試。主要基于“分治法”對CLB及其子模塊進位邏輯(CLM)、查找表(LUT)的RAM工作模式等進行了測試劃分，分別實現了以“一維陣列”為基礎的測試配置和測試向量，以較少了測試編程次數完成了所有CLB資源的測試。 研究完成了對互連資源(ConfigrableInterconnectResource)的測試?；谄胀〝祿偩€的測試方法，針對互連資源主要由線段和NMOS開關管組成的特點及其自身的故障模型，通過手工連線實現測試配置，僅通過4次編程就實現了對其完全測試。 在測試理論研究的基礎上，我們開發了能對FPGA器件進行實際測試的測試平臺?；谟布抡嫫鞯臏y試平臺通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測試波形通過硬件仿真器轉化為真實測試激勵，測試響應再讀回到仿真軟件進行觀察，能夠靈活、快速的完成FPGA器件的配置和測試。該平臺在國內首次實現了軟硬件協同在線測試FPGA。在該平臺支持下，我們成功完成了對各軍、民用型號FPGA的測試任務。 本研究成果為國內自主研發FPGA器件提供了有力保障，具有重大科研與實踐價值，成功解決了國外公司在FPGA測試技術上的壟斷問題，幫助國產FPGA器件實現完全國產化。
上傳時間： 2013-05-17
上傳用戶：wangyi39
現場可編程門陣列(FPGA)是一種現場可編程專用集成電路，它將門陣列的通用結構與現場可編程的特性結合于一體，如今，FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數字系統中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展，FPGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題?？蓽y性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題，總結解決兩類優化問題的現有算法，分別對它們的優缺點進行了對比，進而提出對兩種現有算法的改進思想，并且比較了改進前后優化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優化算法能夠簡化原算法的實現過程，并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標，在緊湊性指標與測試復雜性方面比現在算法均有所改進，實現了算法的優化。
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
數字存儲器和混合信號超大規模集成電路 本書系統地介紹了數字、存儲器和混合信號VLSI系統的測試和可測試性設計。該書是根據作者多年的科研成果和教學實踐，結合國際上關注的最新研究熱點并參考大量的文獻撰寫的。全書共分三個部分。第一部分是測試基礎，介紹了測試基本概念、測試設備、測試經濟學和故障模型。第二部分是測試方法，詳細論述了組合和時序電路的測試生成、存儲器測試、基于DSP和基于模塊的模擬與混合信號測試、延遲測試和IDDQ測試等。第三部分是可測試性設計，包括掃描設計、BIST、邊界掃描測試、模擬測試總線標準和基于IP芯核的SOC（System on a chip）測試。
上傳時間： 2013-11-26
上傳用戶：hullow
對原始告警信息的完整存儲以及預處理是本地電話網網 絡管理系統故障管理的核心功能。本文提出了一種基于有限狀態機 的告警信息預處理模型, 并應用該模型對檢測到的告警消息在時間 和空間上進行相關處理。工程應用表明, 該模型對故障的辨識、診 斷和定位提供了強有力的支持。
上傳時間： 2016-06-18
上傳用戶：鳳臨西北
介紹告警相關性分析及其相關研究,并提出了1 個通用的告警相關性分析模型. 在分析模型中制定了告警 相關性的描述語言和規則發現步驟. 基于此,討論了基于告警相關性分析的通信網故障診斷系統. 最后給出了告 警相關性分析模型在通信網中實現的前提條件和特點. 仿真實驗表明,該模型可以壓縮冗余告警信息,有利于故障 定位.
上傳時間： 2016-06-18
上傳用戶：lps11188
