數字系統設計華為絕密資料
標簽： 數字系統設計 華為
上傳時間： 2022-06-02
上傳用戶：
Verilog數字系統設計教程經典版本
標簽： verilog 數字系統設計
上傳時間： 2022-06-03
Verilog數字系統設計教程-夏宇聞.pdf
標簽： Verilog
上傳時間： 2022-07-02
本教程的目的是為了幫助大家進行實戰演練，熟悉軟硬件的相關知識，而不是為了講解 Verilog HDL語言。所以在學習本教程之前，大家應先學習Verilog HDL的基本語法知識和編程思想，我也寫過一個關于Verilog HDL學習建議的文章，大家可以看一下：http://www.5ifpga.com/viewthread.php？tid=106。里面提到的主要參考書目為：·《Verilog數字系統設計教程（第2版）》，夏宇聞編著，北京航空航天大學出版社。·《Verilog HDL數字設計與綜合（第二版）》，Samir Palnitkar編著，夏宇聞譯，電子工業出版社。·《數字邏輯基礎與Verilog設計（原書第2版）》，STEPHEN BROWN編著，夏寧聞譯，機械工業出版社。通過本教程的學習，希望大家能掌握以下要點：·LED的基本工作原理；·Quartusll的基本使用方法和設計流程；·利用CPLD進行數字系統設計的流程和方法；·基于Verilog HDL的設計輸入方法。
標簽： Verilog-HDL 數字系統 cpld
上傳時間： 2022-07-18
· 本書系統地介紹了一種在專用集成電路設計領域具有廣泛應用前景的硬件描述語言——Verilog HDL語言。利用Verilog HDL語言設計數字邏輯電路和數字系統的新方法，是電子電路設計方法的一次革命性的變化，也是21世紀的電子工程師所必須掌握的專門知識。 本書共分12章。第1章對硬件描述語言進行了概述，并給出了EDA的典型設計流程與有關硬件
標簽： VerilogHDL 數字系統設計
上傳時間： 2013-07-14
上傳用戶：qazxsw
內容簡介本書是“實用電子電路設計從書”之….內容主婆分為隔部分：第一部分是以數字技術的思維方法作為主體論述；第二：部分是從實踐角度出發，對數學技術實際應用方法進行詳細介紹。其中包括數字電路基礎、布爾代數和數字電路的表示方法、基本的數字IC、數字電路的基本功能塊、各種數字KC、數字系統的應用等。本書系統全面，內容深人淺出，并附有大量例題和兇示，說明i精細，具有極高的實用性和可操作性，便于讀者自學，能使讀者迅速掌握廣泛應用的邏輯1C.數字系統的設計。本書可供從事電子、通信、計算機等相關專業的技術人員及大學相關專業的本科生、研究生參考，也可作為廣大電子愛好者的學習參考讀物。
標簽： 數字系統 asic
上傳時間： 2022-06-23
上傳用戶：fliang
隨著電子技術的不斷發展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大，人機交互不友好，不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。 隨著電子技術的發展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯，兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現，如閾值設定、自動穩譜以及多道數據采集，在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業控制，無線通訊，網絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統可靠性，提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。
標簽： ARMLinux 多道 分析器 脈沖幅度
上傳時間： 2013-04-24
上傳用戶：tzl1975
國內最早推廣VERILOG設計方法，有豐富工程實踐經驗，曾獲得包括國家發明二等獎在內的多項國家級獎勵，是業界公認的大師。 夏宇聞老師為VERILOG設計方法在中國的推廣和應用做了大量工作，曾編寫和翻譯的著作有《Verilog 數字系統設計教程》、《Verilog HDL 數字設計與綜合》、《SystemVerilog 驗證方法學》和《數字邏輯基礎與Verilog設計》等，為VERILOG設計方法在中國的推廣和發展作出了卓越的貢獻。夏老師嚴謹負責，離休后仍貢獻余熱，擔任北京至芯FPGA培訓中心顧問。
標簽： 夏宇聞 verilog 邏輯設計
上傳時間： 2015-10-22
上傳用戶：xlrenxuanwei
高速數字系統設計，對于高速電路板設計是一本難得的實用教材。
標簽： 高速數字 系統
上傳時間： 2016-06-16
上傳用戶：lsw2105
《數字系統EDA設計基礎》
標簽： EDA 數字系統
上傳時間： 2013-07-27
上傳用戶：eeworm
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="24ka2"></center>
<nav id="24ka2"></nav>
