FPGA/CPLD學習資料
標簽： VHDL 硬件描述語言 數字邏輯 電路設計
上傳時間： 2014-12-28
上傳用戶：zhaiye
vhdl語言入門設計
標簽： VHDL 語言 數字邏輯 電路設計
上傳時間： 2013-11-07
上傳用戶：603100257
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
上傳時間： 2013-12-22
上傳用戶：lindor
本書用大量的篇幅講述了與計算機原理相關的條種編碼方法，并通過數字邏輯電路(包括邏輯與開關，邏輯門電路與觸發器，二進制加法器等)以及存儲器、微處理器的形式、組織及發展闡述了編碼的實現。此外，本書還涉及到計算機系統、操作系統、編程語言等的產生及發展，甚至對計算機圖形化的相關技術也給了一個全面的描述。閱讀本書，相信您會從它圖文并茂的編排組織，通俗風趣的語言文字、簡練豐富的背景知識中體會到作者超凡的智慧和深邃的學問。本書定會帶你去暢游計算機內部世界并和你共同去探索編碼的奧秘。本書適合各種技術背景的人閱讀，并可作為高等院校計算機或非計算機專業的教材使用
標簽： 計算機原理 編碼
上傳時間： 2014-01-16
上傳用戶：1109003457
摘 要：以上海地區的出租車計費器為例，利用Verilog HDL語言設計了出租車計費器，使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能，并設置了動態掃描電路顯示車費和對應時間，顯示 了硬件描述語言Verilog—HDL設計數字邏輯電路的優越性。源程序經MAX+PLUS Ⅱ軟件調試、優 化，下載到EPF1OK10TC144—3芯片中，可應用于實際的出租車收費系統。 關鍵詞：Verilog HDL；電子自動化設計；硬件描述語言；MAX+PLUSⅡ
標簽： 海 出租車計費器
上傳時間： 2014-12-06
上傳用戶：bakdesec
本書系統地介紹了一種硬件描述語言，即VHDL語言設計數字邏輯電路和數字系統的新方法。這是電子電路設計方法上一次革命性的變化，也是邁向21世紀的電子工程師所必須掌握的專門知識。本書共分12章，第l章---第8章主要介紹VHDL語言的基本知識和使用VHDL語言設計簡單邏輯電路的基本方法；第9章和第10章分別以定時器和接口電路設計為例，詳述了用VHDL語言設計復雜電路的步驟和過程；第11章簡單介紹了VHDL語言93版和87版的主要區別；第12章介紹了MAX+plus II的使用說明。 本書以數字邏輯電路設計為主線，用對比手法來說明數字邏輯電路的電原理圖和VHDL語言程序之間的對應關系，并列舉了眾多的實例。另外，還對設計中的有關技術，如仿真、綜合等作了相應說明。本書簡明扼要，易讀易懂。它可作為大學本科和研究生的教科書，也可以作為一般從事電子電路設計工程師的自學參考書。
標簽： 硬件描述語言
上傳時間： 2014-01-11
上傳用戶：sz_hjbf
《編碼的奧秘》作者 Charles Petzolel 譯者 伍衛國 王室政 等譯 本書用大量的篇幅講述了與計算機原理相關的條種編碼方法，并通過數字邏輯電路(包括邏輯與開關，邏輯門電路與觸發器，二進制加法器等)以及存儲器、微處理器的形式、組織及發展闡述了編碼的實現。此外，本書還涉及到計算機系統、操作系統、編程語言等的產生及發展，甚至對計算機圖形化的相關技術也給了一個全面的描述。
標簽： Petzolel Charles 編碼 計算機原理
上傳時間： 2016-05-17
上傳用戶：wfl_yy
本書用大量的篇幅講述了與計算機原理相關的條種編碼方法， 并通過數字邏輯電路(包括邏輯與開關，邏輯門電路與觸發器， 二進制加法器等)以及存儲器、微處理器的形式、組織及發展闡述了編碼的實現。 此外，本書還涉及到計算機系統、操作系統、編程語言等的產生及發展， 甚至對計算機圖形化的相關技術也給了一個全面的描述。
上傳時間： 2016-06-29
上傳用戶：上善若水
深入淺出介紹FPGA開發應用相關知識，從入門到精通，使讀者快速掌握FPGA的應用以及相關知識，屬于電工中的數字邏輯電路部分
標簽： FPGA應用開發入門與典型實例
上傳時間： 2015-06-11
上傳用戶：korrie
蟲蟲下載站版權所有 京ICP備2021023401號-1
