亚洲欧美综合久久久久久v动漫,97国产精品视频人人做人人爱,日本黄网免费一区二区精品

數字邏輯

數字邏輯是數字電路邏輯設計的簡稱，其內容是應用數字電路進行數字系統邏輯設計。電子數字計算機是由具有各種邏輯功能的邏輯部件組成的，這些邏輯部件按其結構可分為組合邏輯電路和時序邏輯電路。組合邏輯電路是由與門、或門和非門等門電路組合形成的邏輯電路；時序邏輯電路是由觸發器和門電路組成的具有記憶能力的邏輯電路。有了組合邏輯電路和時序邏輯電路，再進行合理的設計和安排，就可以表示和實現布爾代數的基本運算。

“數字電子技術”課程是電力類、自動化類和計算機類等專業的一門重要的技術基礎課,具有很強的實踐性,因此實驗是“數字電子技術”課程教學中不可缺少的重要環節。隨著科學技術的發展,尤其是微電子

“數字電子技術”課程是電力類、自動化類和計算機類等專業的一門重要的技術基礎課,具有很強的實踐性,因此實驗是“數字電子技術”課程教學中不可缺少的重要環節。隨著科學技術的發展,尤其是微電子技術和計算機技術取得的重大進展,數字邏輯器件已由中、小規模的TTL 集成電路發展到大規模和超大規模的可編程邏輯器件( PLD) 。相對應地,數字邏輯電路的研究和實現方法隨之發生變化,從而促使“數字電子技術”實驗的實驗內容、教學方式、實驗手段和考核方式也應該進行不斷的更新、完善和開拓。相比之下, 傳統的實驗教學模式就顯得格格不入,已不能適應現代電子技術發展的需求,因此對電子技術實驗教學模式的改革就勢在必行[1 ] 。

標簽： 數字電子技術技術基礎實驗發展

上傳時間： 2017-01-28

上傳用戶：tfyt
基于數字電路密碼鎖仿真的設計

本設計主要結合數字電路實現筒易密碼鎖控制電路的設計,并在Multsim平臺上進行仿真.通過各個芯片的組合級聯完成初始化置密、超時鎖定拫警、輸出顯示等基本功能,從最基礎的數字邏輯關系實現筒單的密碼鎖控制功能.

標簽： 數字電路密碼鎖

上傳時間： 2022-04-16

上傳用戶：slq1234567890
VHDL數字電路設計教程

自從VHDL在1987年成為IEEE標準之后，就因其在電路模型系建立、仿真、綜合等方面的強大功能而被廣泛用于復雜數字邏輯電路的設計中。

標簽： vhdl 數字電路設計

上傳時間： 2022-07-02

上傳用戶：kent
Verilog數字系統設計-RTLl綜合、測試平臺與驗證

國外經典verliog教程，深入電路內部結合電路學習verliog，通過數字電路本質來理解和學習verliog語言，才是符合數字邏輯學習規律。

標簽： verilog 數字系統設計

上傳時間： 2022-07-17

上傳用戶：
Verilog-HDL的數字系統設計入門教程CPLD篇

本教程的目的是為了幫助大家進行實戰演練，熟悉軟硬件的相關知識，而不是為了講解 Verilog HDL語言。所以在學習本教程之前，大家應先學習Verilog HDL的基本語法知識和編程思想，我也寫過一個關于Verilog HDL學習建議的文章，大家可以看一下：http://www.5ifpga.com/viewthread.php？tid=106。里面提到的主要參考書目為：·《Verilog數字系統設計教程（第2版）》，夏宇聞編著，北京航空航天大學出版社?！ぁ禫erilog HDL數字設計與綜合（第二版）》，Samir Palnitkar編著，夏宇聞譯，電子工業出版社。·《數字邏輯基礎與Verilog設計（原書第2版）》，STEPHEN BROWN編著，夏寧聞譯，機械工業出版社。通過本教程的學習，希望大家能掌握以下要點：·LED的基本工作原理；·Quartusll的基本使用方法和設計流程；·利用CPLD進行數字系統設計的流程和方法；·基于Verilog HDL的設計輸入方法。

標簽： Verilog-HDL 數字系統 cpld

上傳時間： 2022-07-18

上傳用戶：
基于FPGA的多功能電子測量系統的研究與實現.rar

隨著計算機和微電子技術的飛速發展，基于數字信號處理的示波器、信號發生器、邏輯分析儀和頻譜分析儀等測量儀器已經應用到各個領域并且發揮著重要作用，但這些儀器昂貴的價格阻礙了它們的普遍使用。本文針對電子測量儀器技術發展和普及的情況，結合用FPGA實現數字信號處理的優勢，研究一種基于FPGA的輔助性獨立電予測量儀器的軟件系統。這種儀器可以作為數?；旌想娐窚y試和驗證的工具，用來觀察模擬信號波形、數字信號時序波形、模擬信號的幅度頻譜，也可以用來產生DDS信號。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺來實現單片DSP系統，這種芯片成本低廉、工作速度快、技術兼容性好；在軟件設計上，采用基于FPGA的可編程數字邏輯設計方法，這種方法具有開發難度小、功能擴展簡單等優點。設計中采用的關鍵技術包括：基于FPGA和IP Core的Verilog HDL設計、數據采集、數據存儲、數據處理以及數據波形的實時顯示。對這些技術的研究探討不僅有理論研究價值，在科學實驗和產品設計中同樣具有重要的實用價值。系統的設計以低資源、高性能為目標，設計中采用了科學的模塊劃分、設計與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節約各種FPGA資源，為實現低成本的輔助電子測量儀器提供了可能。

標簽： FPGA 多功能電子測量系統

上傳時間： 2013-06-05

上傳用戶：love_stanford
基于模塊化多電平換流器結構的HVDCLight系統的研究.rar

輕型高壓直流輸電系統在解決交流系統非同步互聯、向偏遠地區的無源負荷供電、滿足保護環境要求等方面具有很大的優勢。在傳統的基于兩電平或三電平電壓源型換流器的輕型高壓直流輸電系統中，換流器交流側需要使用體積龐大和笨重的濾波裝置，橋臂的高電壓需要功率開關器件直接串聯來實現等，增大了換流站的占地空間，降低了換流器的工作效率。本文針對傳統輕型高壓直流輸電系統所存在的缺點，采用一種新的模塊化多電平換流器作為輕型高壓直流輸電系統的換流器。分析了模塊化多電平換流器的工作原理，并提出將其應用于輕型高壓直流輸電系統的調制算法和控制策略。最后對控制系統的具體實現方案進行一定的探討。通過仿真驗證所提出的調制算法和控制策略的正確性。具體說來，全文的主要工作體現在以下幾個方面： 1、詳細講述模塊化多電平換流器的拓撲結構、子模塊的具體實現形式及工作原理，并提出適合該換流器的調制算法。 2、詳細介紹組成輕型高壓直流輸電系統的電壓源型換流器的工作原理，分析電壓源型換流器的間接電流和直接電流控制策略。 3、對基于模塊化多電平換流器的輕型高壓直流輸電系統進行仿真，驗證所提出控制策略的正確性。 4、探討解決模塊化多電平換流器子模塊直流側電容電壓的均衡問題，提出一種較為簡單有效的控制方法。 5、提出基于模塊化多電平換流器結構的輕型高壓直流輸電控制系統的實現方法，并重點講述子模塊的數字邏輯電路的實現方法。

標簽： HVDCLight 模塊化換流器

上傳時間： 2013-04-24

上傳用戶：huangzr5
基于FPGA和DSP的實時圖像處理系統設計.rar

數字信息時代帶來了“信息大爆炸”，使數據量大增，而數字圖像數據更是如此，如果不對圖像數據進行有效的壓縮，那么圖像信息的存儲與傳輸將無法進行。顯然，尋求一種高效的圖像壓縮系統具有很大的現實意義。本文基于大規?，F場可編程邏輯陣列(FPGA)和高速數字信號處理器(DSP)協同作業，來完成實時圖像處理的系統設計。出于對系統設計上的性能和功耗方面的考慮，系統中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負責圖像處理，FPGA為協處理器負責系統的所有數字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結合FPGA和DSP自身的特點，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內部按其存儲空間等分兩塊，利用乒乓技術完成對高速實時的圖像數據緩沖。該系統從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔。充分考慮到它們自身的優缺點，在滿足系統實時性要求的同時，結構靈活，便于以后的擴展與升級。結果表明，在TMS320VC5502實現了對采集圖像的JPEG壓縮，效果良好且滿足了實時性的要求，因此系統的功能得到了總體上的驗證。關鍵詞：圖像處理；FPGA；DSP；JPEG

標簽： FPGA DSP 實時圖像

上傳時間： 2013-06-11

上傳用戶：hjshhyy
基于以太網的數據采集系統在FPGA上實現.rar

隨著計算機和自動化測量技術的日益發展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經成為測量儀器和自動測試系統發展的必然趨勢。高度集成的現場可編程門陣列（FPGA）是超大規模集成電路和計算機輔助設計技術發展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發平臺，用編寫軟件的方法來實現專門硬件的功能等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性。本文研究基于網絡的高速數據采集系統的設計與實現問題。論文完成了以FPGA結構為系統硬件平臺，uClinux為核心的系統的軟件平臺設計，進行信號的采集和遠程網絡監測的功能。論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數據采集的硬件系統設計方法，以及基于uClinux操作系統的設備驅動程序設計和應用程序設計。硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現FPGA編程。將微處理器MicroBlaze、數據存儲器、程序存儲器、以太網控制器、數模轉換控制器等數字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部，形成一個可編程的片上系統（SOPC）。采用基于FPGA的SOPC設計的突出優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。軟件方面，為了更好更有效地管理和拓展系統功能，移植了uClinux到MicroBlaze軟處理器上，設計實現了平臺上的ADC設備驅動程序和數據采集應用程序。并通過修訂內核，實現了利用以太網TCP/IP協議來訪問數據采集程序獲得的數據。

標簽： FPGA 以太網數據采集系統

上傳時間： 2013-05-23

上傳用戶：晴天666
基于FPGA的視頻圖像畫面分割器的設計.rar

視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。

標簽： FPGA 視頻圖像畫面分割器

上傳時間： 2013-04-24

上傳用戶：gundan

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频