《數(shù)字電路基礎(chǔ)》是通信、電子信息等相關(guān)專業(yè)的基礎(chǔ)課教材，全書(shū)共分7章，主要內(nèi)容有：數(shù)字邏輯基礎(chǔ)、組合邏輯電路、時(shí)序邏輯電路、脈沖信號(hào)的產(chǎn)生與變換電路、半導(dǎo)體存儲(chǔ)器、數(shù)模與模數(shù)轉(zhuǎn)換器、PLD和Verilog-HDL簡(jiǎn)介，各章配有例題、小結(jié)及習(xí)題。《數(shù)字電路基礎(chǔ)》內(nèi)容豐富、結(jié)構(gòu)合理、實(shí)用性強(qiáng)，既可作為通信、電子信息等相關(guān)專業(yè)的專科、本科教材，也可以作為從事相關(guān)專業(yè)的技術(shù)人員參考書(shū)。
標(biāo)簽： 數(shù)字電路基礎(chǔ)
上傳時(shí)間： 2013-04-24
上傳用戶：問(wèn)題問(wèn)題
·本書(shū)是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法》的配套用書(shū)。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和Verilog的語(yǔ)法手冊(cè)。各個(gè)實(shí)驗(yàn)由淺入深，從簡(jiǎn)單到復(fù)雜，介紹了用Verilog語(yǔ)言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐性與指導(dǎo)意義。語(yǔ)法部分包括標(biāo)志符的使用、基本語(yǔ)句以及系統(tǒng)任務(wù)與函數(shù)的介紹。內(nèi)容較為詳盡，可方便學(xué)生與工程技術(shù)人員查詢使用，對(duì)學(xué)習(xí)Veri
標(biāo)簽： 算法設(shè)計(jì) 硬件 邏輯
上傳時(shí)間： 2013-06-30
上傳用戶：萬(wàn)有引力
· 本書(shū)系統(tǒng)地介紹了一種在專用集成電路設(shè)計(jì)領(lǐng)域具有廣泛應(yīng)用前景的硬件描述語(yǔ)言——Verilog HDL語(yǔ)言。利用Verilog HDL語(yǔ)言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法，是電子電路設(shè)計(jì)方法的一次革命性的變化，也是21世紀(jì)的電子工程師所必須掌握的專門(mén)知識(shí)。 本書(shū)共分12章。第1章對(duì)硬件描述語(yǔ)言進(jìn)行了概述，并給出了EDA的典型設(shè)計(jì)流程與有關(guān)硬件
標(biāo)簽： VerilogHDL 數(shù)字系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-14
上傳用戶：qazxsw
隨著人們生活水平的提高，如何實(shí)現(xiàn)家庭防盜這一問(wèn)題也變的尤其的突出，傳統(tǒng)的機(jī)械鎖由于其構(gòu)造的簡(jiǎn)單，被撬的事件屢見(jiàn)不鮮，電子鎖由于其保密性高，使用靈活性好，安全系數(shù)高，受到了廣大用戶的親呢。 設(shè)計(jì)本課題時(shí)構(gòu)思了兩種方案：一種是用以AT89C2051為核心的單片機(jī)控制方案；另一種是用以74LS112雙JK觸發(fā)器構(gòu)成的數(shù)字邏輯電路控制方案。考慮到單片機(jī)方案原理復(fù)雜，而且調(diào)試較為繁瑣，所以本文采用后一種方案。
標(biāo)簽： 數(shù)字密碼鎖 設(shè)計(jì)資料
上傳時(shí)間： 2013-12-26
上傳用戶：墻角有棵樹(shù)
以ＦＰＧＡ為數(shù)字邏輯平臺(tái)，借助繼電器矩陣和多路模擬開(kāi)關(guān)，以ＡＤＳ１２１１為核心，在單片機(jī)控制下，聯(lián)合實(shí)現(xiàn)手持式虛擬／智能存儲(chǔ)示波表中數(shù)字多用表功能，實(shí)驗(yàn)表明該設(shè)計(jì)是行之有效的。文中介紹了數(shù)字多用表的系統(tǒng)結(jié)構(gòu)，重點(diǎn)討論了其測(cè)量電路和智能控制方案。 Abstract: Ｔｈｅ ｄｉｇｉｔａｌ ｍｕｌｔｉｍｅｔｅｒ ｉｎ ｖｉｒｔｕａｌ／ｉｎｔｅｌｌｅｃｔ ｄｉｇｉｔａｌ－ｏｓｃｉｌｌｏｒｇａｐｈ ｗａｓ ｆｕｌｆｉｌｌｅｄ, ｗｈｉｃｈ ｗａｓ ｃｏｎｔｒｏｌｌｅｄ ｂｙ ｓｉｎｇｌｅｃｈｉｐ ｃｏｍｐｕｔｅｒ ｂｙ ｒｅｌａｙ ｍａｔｒｉｘ ａｎｄ ａｎａｌｏｇｕｅ ｓｗｉｔｃｈｅｓ,ｉｎ ｗｈｉｃｈ ＦＰＧＡ ｗａｓ ｕｓｅｄ ｆｏｒ ｄｉｇｉｔａｌ ｌｏｇｉｃａｌ ｐｌｏｔ-ｆｏｒｍ, ＡＤＳ１２１１ ｆｏｒ ｋｅｒｎｅｌ ｃｈｉｐ, ｔｈｅ ｅｘｐｅｒｉｍｅｎｔ ｓｈｏｗｅｄ ｔｈｅ ｄｅｓｉｇｎ ｗａｓ ｆｅａｓｉｂｌｅ, ｔｈｅ ｓｙｓｔｅｍ ｓｔｒｕｃｔｉｏｎ ｗａｓ ｐｒｅｓｅｎｔ-ｅｄ ｉｎ ｔｈｅ ｐａｐｅｒ, ｍｅａｓｕｒｅ ｃｉｒｃｕｉｔ ａｎｄ ｉｎｔｅｌｌｅｃｔ ｃｏｎｔｒｏｌ ｐｌａｎ ｏｆ ｄｉｇｉｔａｌ ｍｕｌｔｉｍｅｔｅｒ ｗｅｒｅ ｍａｉｎｌｙ ｇｉｖｅｎ．
標(biāo)簽： 1121 ADS 單片機(jī) 示波器
上傳時(shí)間： 2013-11-02
上傳用戶：瓦力瓦力hong
數(shù)字密碼鎖設(shè)計(jì):本文的電子密碼鎖利用數(shù)字邏輯電路，實(shí)現(xiàn)對(duì)門(mén)的電子控制，并且有各種附加電路保證電路能夠安 工作，有極高的安全系數(shù)。 關(guān)鍵詞 電子密碼鎖 電壓比較器 555單穩(wěn)態(tài)電路 計(jì)數(shù)器 JK觸發(fā)器 UPS電源。 1 引言 隨著人們生活水平的提高，如何實(shí)現(xiàn)家庭防盜這一問(wèn)題也變的尤其的突出，傳統(tǒng)的機(jī)械鎖由于其構(gòu)造的簡(jiǎn)單，被撬的事件屢見(jiàn)不鮮，電子鎖由于其保密性高，使用靈活性好，安全系數(shù)高，受到了廣大用戶的親呢。 設(shè)計(jì)本課題時(shí)構(gòu)思了兩種方案：一種是用以AT89C2051為核心的單片機(jī)控制方案；另一種是用以74LS112雙JK觸發(fā)器構(gòu)成的數(shù)字邏輯電路控制方案。考慮到單片機(jī)方案原理復(fù)雜，而且調(diào)試較為繁瑣，所以本文采用后一種方案。 2 總體方案設(shè)計(jì) 2.1設(shè)計(jì)思路 共設(shè)了9個(gè)用戶輸入鍵，其中只有4個(gè)是有效的密碼按鍵，其它的都是干擾按鍵，若按下干擾鍵，鍵盤(pán)輸入電路自動(dòng)清零，原先輸入的密碼無(wú)效，需要重新輸入；如果用戶輸入密碼的時(shí)間超過(guò)40秒（一般情況下，用戶不會(huì)超過(guò)40秒，若用戶覺(jué)得不便，還可以修改）電路將報(bào)警80秒，若電路連續(xù)報(bào)警三次，電路將鎖定鍵盤(pán)5分鐘，防止他人的非法操作。
標(biāo)簽： 數(shù)字密碼鎖 電子密碼鎖 論文
上傳時(shí)間： 2013-11-13
上傳用戶：ligi201200
利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語(yǔ)言輸入—各模塊程序設(shè)計(jì)）實(shí)現(xiàn)數(shù)字鐘的設(shè)計(jì)、下載和調(diào)試。
標(biāo)簽： CPLD VHDL 語(yǔ)言 數(shù)字
上傳時(shí)間： 2013-10-24
上傳用戶：古谷仁美
包含內(nèi)容有1．邏輯代數(shù)基礎(chǔ) 2邏輯函數(shù)的表示方式和化簡(jiǎn) 3中規(guī)模集成電路的分析和設(shè)計(jì) 4觸發(fā)器及其簡(jiǎn)單應(yīng)用電路 5同步時(shí)序電路的分析和設(shè)計(jì) 6常見(jiàn)的同步集成時(shí)序電路 7異步時(shí)序電路的分析和設(shè)計(jì) 8數(shù)字邏輯技術(shù)的最新發(fā)展 是我們大學(xué)老師（這方面的專家）數(shù)字邏輯的課件，非常不錯(cuò)
標(biāo)簽： 分 電路 邏輯代數(shù) 方式
上傳時(shí)間： 2013-12-14
上傳用戶：leehom61
一、課程目的與要求 本課程的主要目的是在了解數(shù)字信號(hào)處理的基本概念和基本方法的基礎(chǔ)上，掌握利用數(shù)字信號(hào)處理器件進(jìn)行數(shù)字信號(hào)處理的工程實(shí)現(xiàn)的基本方法和過(guò)程。數(shù)字信號(hào)處理理論不是本課程的重點(diǎn)，課程實(shí)驗(yàn)設(shè)置的目的也不是要求學(xué)生掌握一個(gè)或幾個(gè)復(fù)雜的數(shù)字信號(hào)處理算法的實(shí)現(xiàn)方法，而是通過(guò)簡(jiǎn)化對(duì)數(shù)字信號(hào)處理理論的要求，使學(xué)生將主要注意力集中在完整的數(shù)字信號(hào)處理的工程實(shí)現(xiàn)方法和流程上來(lái)。但是學(xué)生必須首先具備以下要求： 1． 了解"信號(hào)與系統(tǒng)"以及"數(shù)字信號(hào)處理"的基本概念和方法； 2． 了解模擬電路和數(shù)字邏輯電路知識(shí)，了解常見(jiàn)的硬件接口協(xié)議，包括串行接口等； 3． 能夠熟練使用MATLAB； 4． 具有良好的英語(yǔ)閱讀能力。 通過(guò)本課程的學(xué)習(xí)，學(xué)生必須達(dá)到以下要求： 1． 了解數(shù)字信號(hào)處理器件的體系結(jié)構(gòu)和功能特點(diǎn)。掌握一種匯編指令，了解各種開(kāi)發(fā)工具并熟練使用一種開(kāi)發(fā)工具； 2． 了解數(shù)字信號(hào)處理系統(tǒng)的基本構(gòu)成框架； 3． 了解數(shù)字信號(hào)處理的工程實(shí)現(xiàn)方法和步驟，并能夠獨(dú)立完成簡(jiǎn)單的數(shù)字信號(hào)處理工程實(shí)現(xiàn)任務(wù)； 4． 具備快速閱讀和理解工程性英文文獻(xiàn)的能力。
標(biāo)簽： 數(shù)字信號(hào)處理 基本概念
上傳時(shí)間： 2013-12-12
上傳用戶：weiwolkt
本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn),簡(jiǎn)要介紹了FIR濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn) 結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn),以一個(gè)基于MAC的8階FIR數(shù)字濾波器的設(shè)計(jì)為例,給出了使用Verilog硬件描述語(yǔ)言進(jìn)行數(shù)字邏輯設(shè)計(jì)的過(guò)程和方法,并且在QuartusⅡ的集成開(kāi)發(fā)環(huán)境下編寫(xiě)HDL代碼,進(jìn)行綜合 利用QuartusⅡ內(nèi)部的仿真器對(duì)設(shè)計(jì)做脈沖響應(yīng)仿真和驗(yàn)證。
標(biāo)簽： FIR Stratix Altera MAC
上傳時(shí)間： 2017-01-24
上傳用戶：Miyuki
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
